专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016157298A1 解析装置及び解析方法审中-公开
标题翻译：分析装置和分析方法
公开(公告)号：WO2016157298A1
公开(公告)日：2016-10-06
申请号：PCT/JP2015/059630
申请日：2015-03-27
申请人：ルネサスエレクトロニクス株式会社
发明人：畑　尚志
IPC分类号： G06F11/34
CPC分类号： G06F11/3447 , G06F11/004 , G06F11/079 , G06F11/3006 , G06F11/34 , G06F2201/86
摘要：　ターゲットシステムの動作を解析するための解析装置であって、ターゲットシステムの動作をモデル化した挙動モデルを有し、前記ターゲットシステムを動作させた時に発生するイベントを時系列で記録したログが入力され、挙動モデルを静的に解析することによって求められる発生順序に従ったイベント列を、ログに時系列で記録された複数のイベントから探索する。ターゲットシステムが複数のサブシステムを含む場合には、挙動モデルは、複数のサブシステムそれぞれの挙動を表す複数の挙動シナリオと、複数のサブシステム相互間の接続関係を表す構成モデルとを含み、挙動シナリオには、対応するサブシステムが実行するタスクと、そのタスクによって発生するイベントとが記述される。ログには、複数のサブシステムから発生されるイベントと、当該イベントの発生時間をターゲットシステム全体に共通の時間によって示すタイムスタンプとが記録される。
摘要翻译：用于分析目标系统的操作的分析装置具有通过对目标系统的操作建模而获得的行为模型，接收当对象系统被操作时发生的事件按时间顺序记录的日志的输入，并从按日期记录在日志中的多个事件，根据通过静态分析行为模型获得的发生顺序的事件序列。当目标系统包括多个子系统时，行为模型包括指示多个子系统的相应行为的多个行为场景和指示多个子系统之间的互连关系的构成模型。在行为场景中，写入由相应子系统执行的任务和任务引起的事件。在日志中，记录由多个子系统引起的事件和通过使用在整个目标系统中共同的时间来指示事件的发生时间的时间戳。

2. 发明申请

WO2011145198A1 データプロセッサ及び電子制御ユニット审中-公开
标题翻译：数据处理器和电子控制单元
公开(公告)号：WO2011145198A1
公开(公告)日：2011-11-24
申请号：PCT/JP2010/058549
申请日：2010-05-20
申请人：ルネサスエレクトロニクス株式会社 , 古谷壽章 , 中島賢一 , 平田勧
发明人：古谷壽章 , 中島賢一 , 平田勧
IPC分类号： G06F15/78
CPC分类号： G06F1/3203 , G06F1/3237 , Y02D10/126 , Y02D10/128 , Y02D50/20
摘要：　第１クロック信号（ＨＣＫ）とそれよりも周波数の低い第２クロック信号（ＬＣＫ）を別々に生成する複数の発振回路（１３，２４）を備え、クロック切換え回路（２２）で選ばれた発振回路の発振出力に同期動作してＣＰＵ（１０）がデータ処理を行なうデータプロセッサ（１）において、低消費電力モードの設定状態では第１クロック信号を停止して第２クロック信号の発振動作を維持しておき、低消費電力モードの解除要因に応じて第１クロック信号の発振動作を開始するか否かを選択し、第1クロック信号の発振動作の開始は低消費電力モードの解除によって動作可能にされるＣＰＵの割込み処理を経ずに行なわれる。電源遮断状態から復帰するためのパワーオンリセットの期間に外部から供給されるパワーオンの要因が所定の要因であることを条件に第１クロック信号の発振動作を開始し、が所定の要因以外の要因であるときは第１クロック信号の発振動作を抑止する。
摘要翻译：数据处理器（1）具有分别产生具有较低频率的第一时钟信号（HCK）和第二时钟信号（LCK）的多个振荡电路（13,24）以及与由时钟切换电路（22）选择的振荡电路的振荡输出同步地进行数据处理的CPU（10）。当设置为低功耗模式时，数据处理器停止第一时钟信号并维持第二时钟信号的振荡，并且响应于用于释放低功耗的触发来选择是否启动第一时钟信号的振荡模式，并且启动第一时钟信号的振荡，而不执行通过释放低功耗模式启用的CPU中断处理。在从断电状态返回的上电复位期间，在外部提供的通电触发是预定触发的情况下，主时钟信号的振荡开始，并且当前述触发器是与预定触发器不同的触发器。

3. 发明申请

WO2009031231A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2009031231A1
公开(公告)日：2009-03-12
申请号：PCT/JP2007/067472
申请日：2007-09-07
申请人：株式会社ルネサステクノロジ , 谷口泰弘 , 奥山幸祐
发明人：谷口泰弘 , 奥山幸祐
IPC分类号： G11C11/15
CPC分类号： G11C14/0081 , G11C7/106 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1677
摘要：　記憶データの信頼性を向上させる。　第１磁気抵抗素子（２０３）及び第２磁気抵抗素子（２０４）を設ける。上記第１磁気抵抗素子及び上記第２磁気抵抗素子は、スピンの向きを変更可能なフリー層と、スピンの向きが固定されたピン層とを含む。上記第１磁気抵抗素子は、フリー層側が第１トランジスタ（２０５）に結合され、ピン層側が第１電源端子（２０７）に結合される。上記第２磁気抵抗素子は、フリー層側が第２トランジスタ（２０６）に結合され、ピン層側が第１電源端子（２０７）に結合される。磁気抵抗メモリセルにおける不所望な抵抗状態変化を阻止することによって記憶データの信頼性を向上させる。
摘要翻译：存储数据的可靠性得到改善。提供第一磁阻元件（203）和第二磁阻元件（204）。第一磁阻元件和第二磁阻元件包括具有可变自旋方向的自由层和具有固定自旋方向的固定层。在第一磁阻元件中，自由层侧耦合到第一晶体管（205），并且钉扎层侧耦合到第一电源端子（207）。在第二磁阻元件中，其自由层侧耦合到第二晶体管（206），并且其固定层侧耦合到第一电源端子（207）。通过阻止磁阻存储单元中电阻状态的不希望的变化，提高了存储数据的可靠性。

4. 发明申请

WO2008133040A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2008133040A1
公开(公告)日：2008-11-06
申请号：PCT/JP2008/057158
申请日：2008-04-11
申请人：株式会社ルネサステクノロジ , 鈴木州彦 , 藤戸正道 , 水野真
发明人：鈴木州彦 , 藤戸正道 , 水野真
IPC分类号： G11C29/04 , G01R31/28 , G11C16/06 , G11C17/00
CPC分类号： G11C16/0408 , G01R31/3004 , G11C11/41 , G11C29/50 , G11C2029/5006 , H01L22/14
摘要：　昇圧回路（４０）の昇圧電圧を受けるトランジスタ（Ｑｄｓ）にゲート破壊によるリーク電流を生じているか否かを検出するために、前記昇圧回路の昇圧動作が停止された状態で、外部電源電圧を受けて前記昇圧回路の昇圧電圧出力ノード（ＢＮ＿１）に定電流を供給する定電流回路（４６）と、前記定電流回路からの電流供給によって変化される前記昇圧電圧出力ノードの電圧をリファレンス電圧（Ｖｒｅｆ）と比較する比較回路（４７）とを設ける。比較回路により、昇圧電圧出力ノードの電圧が電源電圧よりも低い所定の電圧になったとき、前記リーク電流が発生していると判定することができる。これにより、高電圧を受けるトランジスタの破壊によって生ずるリーク電流を効率的に検出することができる。
摘要翻译：为了检测在接收升压电路（40）的升压电压的晶体管（Qds）中是否产生漏电流，半导体器件包括：恒流电路（46），其接收外部电源电压并且当升压电路的升压操作处于停止状态时，向升压电路的升压电压输出节点（BN_1）供给恒定电流; 以及比较电路（47），其执行由恒定电流电路的电源变化的升压电压输出节点电压与基准电压（Vref）之间的比较。当比较电路确定升压电压输出节点电压是低于电源电压的预定电压时，可以判断产生泄漏电流。因此，可以有效地检测由接收高电压的晶体管的破坏而产生的漏电流。

5. 发明申请

WO2008044300A1 半導体集積回路审中-公开
标题翻译：半导体集成电路
公开(公告)号：WO2008044300A1
公开(公告)日：2008-04-17
申请号：PCT/JP2006/320370
申请日：2006-10-12
申请人：株式会社ルネサステクノロジ , 北井直樹 , 半澤悟 , 小田部晃
发明人：北井直樹 , 半澤悟 , 小田部晃
IPC分类号： G11C13/00 , G11C11/419
CPC分类号： G11C11/419 , G11C7/065 , G11C13/0004 , G11C16/28 , G11C2013/0054 , G11C2213/82
摘要：　選択されたメモリセルの記憶情報に応じて第１信号線（ＣＢＬ）に現れる変化と第２信号線（ＣＢＬｄｍ）に現れる変化との相違を検出する読出し回路（ＲＣ）において、第１信号線及び第２信号線は、第２ＭＯＳトランジスタ（ＭＮ３，ＭＮ４）を介して選択的にデータラッチ回路（ＤＬ）の入力ノードから分離され、第１ＭＯＳトランジスタ（ＭＰ１，ＭＰ２）のゲートを介してデータラッチ回路の入力ノードに容量結合される。分離状態において第１信号線及び第２信号線とデータラッチ回路の入力ノードを異なる電圧にプリチャージすることにより、第１ＭＯＳトランジスタのゲート・ソース間電圧とドレイン・ソース間電圧が第１信号線及び第２信号線の電圧によって制御されるので、読出し動作において第１信号線と第２信号線が変化され且つ前記分離状態が解除されたとき、第１ＭＯＳトランジスタは飽和領域で動作を開始し、高速な読出し動作を実現する。
摘要翻译：在根据所选择的存储单元的存储信息和出现在第二信号线（CBLdm）上的变化的第一信号线（CBL）出现的变化之间的差异的读出电路（RC）中，并且第二信号线通过第二MOS晶体管（MN3，MN4）与数据锁存电路（DL）的输入节点选择性地分离，并且通过第一MOS的输入栅极与数据锁存电路的输入节点电容耦合晶体管（MP1，MP2）。第一和第二信号线和数据锁存电路的节点预先在分离状态下被充电到不同的电压，使得第一MOS晶体管的栅极和源极之间的电压和漏极和源电极之间的电压的第一MOS晶体管由第一信号线和第二信号线的电压控制。因此，当在读出操作中改变第一信号线和第二信号线的电压并且去除分离的状态时，第一MOS晶体管开始饱和区域中的操作，并且高速读出操作实现了。

6. 发明申请

WO2008032768A1 ＰＦＣコントローラ、スイッチングレギュレータ及び電源回路审中-公开
标题翻译： PFC控制器，开关稳压器和电源电路
公开(公告)号：WO2008032768A1
公开(公告)日：2008-03-20
申请号：PCT/JP2007/067807
申请日：2007-09-13
申请人：株式会社ルネサステクノロジ , 鮎川一仁 , 田澤朋裕
发明人：鮎川一仁 , 田澤朋裕
IPC分类号： H02M3/155
CPC分类号： H02M1/4225 , H02M7/23 , H02M2003/1586 , Y02B70/126 , Y02P80/112
摘要：　並列配置された各昇圧チョッパー回路のスイッチ素子をスイッチ制御するＰＦＣコントローラは一のスイッチ素子のスイッチ信号に対して位相をずらした他のスイッチ信号（ＧＤ＿Ｓ）を生成する回路（ＳＬＯＧ）を有する。この回路は、一のスイッチ信号の周期単位でクロック信号を計数する第１カウンタ（ＣＯＵＮＴＭ）、一のスイッチ信号に対して所定の位相差を持つ周期単位でクロック信号を計数する第２カウンタ（ＣＯＵＮＴＳ）、及び一のスイッチ信号のハイレベル期間に対応する第１カウンタの計数値を保持する第１レジスタ（ＲＥＧ１）を有する。他のスイッチ信号は、第２カウンタによる計数開始で他のスイッチ素子をターンオンさせ、第２カウンタによる計数値が第１レジスタの保持値に一致するタイミングで他のスイッチ素子をターンオフさせる。回路規模が小さく動作精度がプロセスばらつきの影響を大きく受け難い。
摘要翻译： PFC控制器控制并联布置的升压斩波电路的开关元件的开关。 PFC控制器设置有用于产生具有与一个开关元件的开关信号相移的相移的另一开关信号（GD_S）的电路（SLOG）。该电路设有第一计数器（COUNTM），其通过一个开关信号的周期单元对时钟信号进行计数; 第二计数器（COUNTS），其通过具有与所述一个开关信号的规定相位差的周期单位对所述时钟信号进行计数; 以及保持与一个开关信号的高电平周期相对应的第一计数器计数值的第一寄存器（REG1）。当第二计数器的计数开始时，其他开关信号接通其他开关元件，并且当第二计数器的计数值与第一寄存器保持的值相一致时，断开这些开关元件。电路规模小，操作精度不易受过程波动的影响。

7. 发明申请

WO2008032394A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2008032394A1
公开(公告)日：2008-03-20
申请号：PCT/JP2006/318335
申请日：2006-09-15
申请人：株式会社ルネサステクノロジ , 半澤悟 , 飯田好和
发明人：半澤悟 , 飯田好和
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/0004 , G11C13/004 , G11C2213/79
摘要：　可変抵抗による記憶素子ＲＱと選択トランジスタＭＱとを用いたメモリセルＭＣで構成されるメモリアレイＭＣＡにおいて、一定量の記憶情報を短時間に受信すると共に、ピーク電流を抑制しながら、メモリセルに書込む動作を実現することが課題である。この課題を解決するために、複数のセンスアンプを用いて記憶情報を一時格納することにより、書換え動作におけるデータ系バス占有時間を短縮する。また、複数の書換え回路を設けて、これらを異なる位相の制御信号を用いて活性化する。以上により、データ系バスの使用効率の劣化を招くことなく、低消費電流の相変化メモリ・システムを実現することができる。
摘要翻译：在包括使用可变电阻存储元件（RQ）和选择晶体管（MQ）的存储单元（MC）的存储器阵列（MCA）中存在在短时间内接收一定量的存储信息并实现操作的问题用于在抑制峰值电流的同时将其写入存储单元。为了解决这个问题，使用多个读出放大器临时存储存储信息，从而在重写操作期间减少数据总线占用时间。还提供了多个重写电路，并且通过使用具有不同相位的控制信号来激活电路。因此，可以获得具有低功耗的相变存储器系统，而不会降低数据总线的使用效率。

8. 发明申请

WO2007110906A1 データ処理装置审中-公开
标题翻译：数据处理设备
公开(公告)号：WO2007110906A1
公开(公告)日：2007-10-04
申请号：PCT/JP2006/306089
申请日：2006-03-27
申请人：株式会社日立製作所 , 津野田賢伸 , 田中博志
发明人：津野田賢伸 , 田中博志
IPC分类号： G06F9/48
CPC分类号： G11C7/1006 , G11C15/00 , G11C19/00
摘要：　データシフト機能及びデータ比較機能を備える複数ビットの記憶素子を１エントリとし、隣接エントリの対応するビット位置間でデータシフトが可能となるよう複数エントリを有する記憶素子アレイ（３３０）を有する。更に、複数エントリに共通に入力されるデータと該エントリを構成する記憶素子に保持される内容との比較結果に基づき、所定の優先度により複数エントリのうちの１エントリを識別する優先度判定回路（３４０）を有する。途中のエントリの保持データが無効になったときエントリ間でのデータシフトによって無効データのエントリが途中に存在しないようにでき、有効なデータを詰めて順次エントリに保持させることが可能になり、データが保持された時間順序をエントリの並びに一致させることが容易になる。エントリの時間順序が一意に保証されるから、ＣＡＭによる検索結果に対して時間順序に従った優先度も加味して所要のデータを識別することができる。
摘要翻译：包括存储单元阵列（330），其具有多个条目，使得可以在相邻条目的相应位位置之间执行数据移位，其中每个条目是具有数据移位功能的多位存储元件，以及数据比较功能。还包括优先级确定电路（340），其基于将输入数据与由多个条目组成的存储元件保持的内容与多个条目进行共同比较的结果来识别，根据预定的优先级。当中途条目保持的数据变得无效时，可以在条目之间执行数据移位，以实现不存在具有无效数据的中途条目，并且有效数据可以彼此靠近并且被条目顺序保持，从而便于已经保存数据的时间顺序与进入排列之间的巧合。由于条目的时间序列被唯一地保证，所以可以根据考虑到的CAM搜索结果的时间顺序，以优先级来识别期望的数据。

9. 发明申请

WO2007013144A1 光ディスク装置及び半導体集積回路审中-公开
标题翻译：光盘设备和半导体集成电路
公开(公告)号：WO2007013144A1
公开(公告)日：2007-02-01
申请号：PCT/JP2005/013706
申请日：2005-07-27
申请人：株式会社ルネサステクノロジ , 磯佳実 , 萩原光夫 , 相馬万哲
发明人：磯佳実 , 萩原光夫 , 相馬万哲
IPC分类号： G11B7/0045
CPC分类号： G11B7/0037 , G11B19/28
摘要：　光ディスク装置（１）は、レーザ光の照射を制御して光ディスクの一面に対するデータの記録と読出しが可能にされると共に、レーザ光の照射を制御して光ディスクの他面に可視情報を記録可能にされる。光ディスク装置は、回転する光ディスク（２）の他面から回転速度に応ずる情報を検出する検出器（７）と、レーザ光照射による記録動作のデータビットレートを決めるための基準クロック信号を生成するクロック生成回路（１７）と、データ処理回路（１３，１４）とを有する。データ処理回路は、前記可視情報を形成するとき、前記検出器からの検出情報によって得られる速度と前記目標速度との誤差に応じて前記クロック生成回路に前記基準クロック信号の周波数を変化させる。可視画像形成時のディスクモータの低速回転によるコギングを生じても、ディスクの回転と基準クロック周波数との相関を保つことができ、形成画像の品質を維持することができる。
摘要翻译：在光盘装置（1）中，通过控制激光束的照射，使光盘的一个平面上的数据记录和读取成为可能，并且通过在光盘的另一个平面上记录可见信息是可能的控制激光束的照射。光盘装置设置有从旋转光盘（2）的另一平面检测对应于转速的信息的检测器（7）。时钟发生电路（17），其生成用于通过激光束照射确定记录操作的数据比特率的参考时钟信号; 和数据处理电路（13,14）。在形成可视信息时，数据处理电路允许时钟发生电路改变对应于由检测器的检测信息获得的速度与目标速度之间的误差的参考时钟信号的频率。即使当形成可视图像时由于盘式电动机的低速旋转而产生齿槽时，也可以保持盘旋转和基准时钟频率之间的相关性，并且可以保持形成图像的质量。

10. 发明申请

WO2006126242A1 光ディスク装置审中-公开
标题翻译：光盘设备
公开(公告)号：WO2006126242A1
公开(公告)日：2006-11-30
申请号：PCT/JP2005/009330
申请日：2005-05-23
申请人：株式会社ルネサステクノロジ , 磯佳実 , 萩原光夫 , 木村光行
发明人：磯佳実 , 萩原光夫 , 木村光行
IPC分类号： G11B7/095 , G11B7/085
CPC分类号： G11B7/0917 , G11B7/0037 , G11B7/0908 , G11B7/0912 , G11B7/0941 , G11B7/0943 , G11B23/40 , G11B2007/0016 , G11B2007/00727
摘要：　レーザ光が放射された光ディスクからの反射光に基づいてフォーカスサーボ用のフォーカス誤差信号ＦＥＲを形成する回路４を有する。フォーカス誤差信号に基づいてフォーカシングアクチェータ３０による対物レンズの移動位置をフィードバック制御可能なデータ処理ユニット２を有する。ラベル印刷を行うときデータ処理ユニットは、ラベル印刷用制御データに基づいてフォーカシングアクチェータによる対物レンズの移動位置をフィードフォワードで制御する。フィードバック制御におけるフォーカシングアクチェータの動作分解能に比べてフィードフォワード制御におけるフォーカシングアクチェータの動作分解能を高くする。これにより、フィードフォワード制御において所期の位置制御精度を得る。例えばフィードフォワード制御を行うときフォーカシングアクチェータのドライバ回路４０に対してフィードバック制御の時よりもゲインを小さく切り換える。
摘要翻译：光盘装置包括根据来自已经发出激光的光盘的反射光形成用于聚焦伺服的聚焦误差信号FER的电路（4）。光盘装置包括能够根据聚焦误差信号通过聚焦致动器（30）对物镜的偏移位置进行反馈控制的数据处理单元（2）。当执行标签打印时，数据处理单元根据标签打印控制数据通过前馈通过聚焦致动器来控制物镜的偏移位置。前馈控制中的聚焦致动器的操作分辨率设定为高于反馈控制中的聚焦致动器的操作分辨率。因此，可以在前馈控制中获得预定的位置控制精度。例如，当执行前馈控制时，将增益切换到比聚焦致动器的驱动电路（40）的反馈控制中的值更小的值。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式