专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明申请

WO2012087581A2 TRANSISTORS WITH HIGH CONCENTRATION OF BORON DOPED GERMANIUM 审中-公开
标题翻译：具有高浓度的硼氢化锗的晶体管
公开(公告)号：WO2012087581A2
公开(公告)日：2012-06-28
申请号：PCT/US2011/063813
申请日：2011-12-07
申请人： INTEL CORPORATION , MURTHY, Anand S. , GLASS, Glenn A. , GHANI, Tahir , PILLARISETTY, Ravi , MUKHERJEE, Niloy , KAVALIEROS, Jack T. , KOTLYAR, Roza , RACHMADY, Willy , LIU, Mark Y.
发明人： MURTHY, Anand S. , GLASS, Glenn A. , GHANI, Tahir , PILLARISETTY, Ravi , MUKHERJEE, Niloy , KAVALIEROS, Jack T. , KOTLYAR, Roza , RACHMADY, Willy , LIU, Mark Y.
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： Techniques are disclosed for forming transistor devices having source and drain regions with high concentrations of boron doped germanium. In some embodiments, an in situ boron doped germanium, or alternatively, boron doped silicon germanium capped with a heavily boron doped germanium layer, are provided using selective epitaxial deposition in the source and drain regions and their corresponding tip regions. In some such cases, germanium concentration can be, for example, in excess of 50 atomic % and up to 100 atomic %, and the boron concentration can be, for instance, in excess of 1E20 cm -3 . A buffer providing graded germanium and/or boron concentrations can be used to better interface disparate layers. The concentration of boron doped in the germanium at the epi-metal interface effectively lowers parasitic resistance without degrading tip abruptness. The techniques can be embodied, for instance, in planar or non-planar transistor devices.
摘要翻译：公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。这些技术可以例如在平面或非平面晶体管器件中实现。

62. 发明申请

WO2012072646A1 A FIELD EFFECT TRANSISTOR 审中-公开
标题翻译：场效应晶体管
公开(公告)号：WO2012072646A1
公开(公告)日：2012-06-07
申请号：PCT/EP2011/071316
申请日：2011-11-29
申请人： DIAMOND MICROWAVE DEVICES LIMITED , LANG, Richard John , SNOWDEN, Christopher Maxwell , BALMER, Richard Stuart , HUGGETT, Paul Gideon , PILKINGTON, James
发明人： LANG, Richard John , SNOWDEN, Christopher Maxwell , BALMER, Richard Stuart , HUGGETT, Paul Gideon , PILKINGTON, James
IPC分类号： H01L29/78 , H01L21/04 , H01L29/423 , H01L29/16 , H01L29/45 , H01L29/36 , H01L29/08
CPC分类号： H01L21/042 , H01L29/0847 , H01L29/1602 , H01L29/4236 , H01L29/45 , H01L29/66045 , H01L29/7725
摘要： A diamond semiconductor field effect transistor having source, drain and gate contacts, comprising: a substantially intrinsic layer, and a doped layer adjacent the intrinsic buffer layer, the transistor having a delta region and a non-delta region, the delta region being provided between the gate contact and the substrate, and the non-delta region being provided between at least one of the source and drain contacts and the substrate, and methods of manufacturing such a transistor.
摘要翻译：一种具有源极，漏极和栅极接触的金刚石半导体场效应晶体管，包括：基本上本征层，以及与本征缓冲层相邻的掺杂层，所述晶体管具有三角形区域和非三角形区域，所述三角形区域设置在栅极接触和衬底，以及设置在源极和漏极接触和衬底中的至少一个之间的非三角形区域，以及制造这种晶体管的方法。

63. 发明申请

WO2012066803A1 半導体素子、半導体装置及び半導体素子の製造方法审中-公开
标题翻译：半导体元件，半导体器件及制造半导体元件的方法
公开(公告)号：WO2012066803A1
公开(公告)日：2012-05-24
申请号：PCT/JP2011/059511
申请日：2011-04-18
申请人：三菱電機株式会社 , 大津健嗣 , 楠卓 , 山田朗 , 黒岩丈晴 , 多留谷政良
发明人：大津　健嗣 , 楠　卓 , 山田　朗 , 黒岩　丈晴 , 多留谷　政良
IPC分类号： H01L21/52 , H01L21/28
CPC分类号： H01L24/13 , H01L21/0485 , H01L23/4827 , H01L24/03 , H01L24/05 , H01L24/29 , H01L24/83 , H01L29/1608 , H01L29/45 , H01L29/452 , H01L2224/04026 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/0517 , H01L2224/05171 , H01L2224/05179 , H01L2224/0518 , H01L2224/05181 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05669 , H01L2224/05678 , H01L2224/29006 , H01L2224/2908 , H01L2224/29339 , H01L2224/32013 , H01L2224/32245 , H01L2224/83192 , H01L2224/83203 , H01L2224/83439 , H01L2224/8384 , H01L2924/01006 , H01L2924/01024 , H01L2924/01029 , H01L2924/0104 , H01L2924/01041 , H01L2924/01042 , H01L2924/01047 , H01L2924/01073 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/10253 , H01L2924/10254 , H01L2924/10272 , H01L2924/1033 , H01L2924/12032 , H01L2924/1305 , H01L2924/13091 , H01L2924/15747 , H01L2924/00
摘要：　半導体素子が高温、特に１７５℃以上で動作した場合にも、半導体素子と金属ナノ粒子焼結層とが、十分長時間安定に密着することができる電極を有する半導体素子を得ることを目的としている。　半導体素子構造部の少なくとも一方の面側に形成され、Ｎｉを含むＮｉ含有金属層（４）と、Ｎｉ含有金属層（４）における半導体素子構造部と反対側よりも外側に形成されたＮｉバリア金属層（５）と、Ｎｉバリア金属層（５）における半導体素子構造部と反対側よりも外側に形成され、金属ナノ粒子焼結層（９）に接続する表面金属層（６）と、を備えた電極を有し、Ｎｉバリア金属層（５）は、Ｎｉが表面金属層（６）への拡散を低減する金属を含んだものである。
摘要翻译：本发明的目的是实现一种具有电极的半导体元件，即使在半导体元件在高温下工作的情况下，半导体元件和金属纳米颗粒烧结层之间能够在足够长的时间内能够保持紧密的粘附，特别是在175℃以上。半导体元件包括设置有：含Ni金属层（4）的电极，其形成在半导体元件结构部分的至少一个表面上并且包含Ni; 形成在所述含Ni金属层（4）的表面的外侧的Ni阻挡金属层（5），所述表面位于所述半导体元件结构部侧面的背面。以及在所述Ni阻挡金属层（5）的表面的外侧形成的表面金属层（6），所述表面位于所述半导体元件结构部侧表面的背面，并与金属纳米粒子烧结层（9）。 Ni阻挡金属层（5）含有减少Ni向表面金属层（6）的扩散的金属。

64. 发明申请

WO2012055728A1 METHOD FOR DEPOSITING A THIN FILM ELECTRODE AND THIN FILM STACK 审中-公开
标题翻译：沉积薄膜电极和薄膜堆叠的方法
公开(公告)号：WO2012055728A1
公开(公告)日：2012-05-03
申请号：PCT/EP2011/068191
申请日：2011-10-18
申请人： APPLIED MATERIALS, INC. , PIERALISI, Fabio
发明人： PIERALISI, Fabio
IPC分类号： H01L29/45 , H01L29/786
CPC分类号： H01L29/45 , H01L29/78618 , H01L29/7869
摘要： A method for depositing at least one thin-film electrode (402, 403) onto a transparent conductive oxide film (405) is provided. At first, the transparent conductive oxide film (405) is deposited onto a substrate (101) to be processed. Then, the substrate (101) and the transparent conductive oxide film (405) are subjected to a processing environment containing a processing gas (207) acting as a donor material or an acceptor material with respect to the transparent conductive oxide film (405). The at least one thin-film electrode (402, 403) is deposited onto at least portions of the transparent conductive oxide film (405). A partial pressure of the processing gas (207) acting as the donor material or the acceptor material with respect to the transparent conductive oxide film (405) is varied while depositing the at least one thin-film electrode (402, 403) onto at least portions of the transparent conductive oxide film (405). Thus, a modified transparent conductive oxide film (410) having reduced interface resistance (408) and bulk resistance (409') can be obtained.
摘要翻译：提供了一种用于将至少一个薄膜电极（402,403）沉积到透明导电氧化膜（405）上的方法。首先，将透明导电氧化物膜（405）沉积在待加工的基板（101）上。然后，将基板（101）和透明导电氧化膜（405）进行处理环境，该处理环境含有相对于透明导电氧化物膜（405）作为施主材料或受主材料的处理气体（207）。所述至少一个薄膜电极（402,403）沉积在所述透明导电氧化物膜（405）的至少一部分上。在将至少一个薄膜电极（402,403）沉积到至少一个薄膜电极（402,403）上之后，改变用作施主材料或受体材料的处理气体（207）相对于透明导电氧化物膜（405）的分压部分透明导电氧化物膜（405）。因此，可以获得具有降低的界面电阻（408）和体电阻（409'）的改性的透明导电氧化物膜（410）。

65. 发明申请

WO2012011539A1 表示装置用Ｃｕ合金膜および表示装置审中-公开
标题翻译：用于显示装置的CU合金膜和显示装置
公开(公告)号：WO2012011539A1
公开(公告)日：2012-01-26
申请号：PCT/JP2011/066614
申请日：2011-07-21
申请人：株式会社神戸製鋼所 , 三木綾 , 釘宮敏洋 , 寺尾泰昭
发明人：三木　綾 , 釘宮　敏洋 , 寺尾　泰昭
IPC分类号： G09F9/30 , C22C9/00 , C22C9/01 , C22C9/04 , C22C9/05 , C22C9/06 , C22F1/08 , C23C30/00 , G02F1/1343 , H01L21/28 , H01L21/3205 , H01L23/52 , H01L29/786 , C22F1/00
CPC分类号： G09F9/30 , C22C9/00 , C22C9/01 , C22C9/04 , C22C9/05 , C22C9/06 , C22F1/08 , C23C14/185 , C23C28/321 , C23C28/322 , C23C28/345 , G02F1/136286 , G02F2001/136295 , H01L21/2855 , H01L21/32051 , H01L23/53233 , H01L23/53238 , H01L27/124 , H01L27/1255 , H01L27/3279 , H01L29/45 , H01L29/458 , H01L29/4908 , H01L29/78669 , H01L29/7869 , H01L2924/0002 , Y10T428/12535 , Y10T428/12611 , H01L2924/00
摘要：本発明は、酸素含有絶縁体層との高い密着性、および低い電気抵抗率を有する、Ｃｕ合金膜を備えた表示装置を提供する。本発明は、Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素を合計で１．２～２０原子％含むＣｕ合金からなる第一層（Ｙ）と、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構造を有し、前記第一層（Ｙ）の一部または全部は、酸素含有絶縁体層（２７）と直接接触しており、且つ、第一層（Ｙ）がＺｎまたはＮｉを含有する場合は、第一層（Ｙ）の膜厚は１０ｎｍ以上１００ｎｍ以下であり、第一層（Ｙ）がＺｎおよびＮｉを含有しない場合は、第一層（Ｙ）の膜厚が５ｎｍ以上１００ｎｍ以下である表示装置用Ｃｕ合金膜、並びに、該Ｃｕ合金膜を有する表示装置に関する。
摘要翻译：本发明提供一种显示装置，其具有与含氧绝缘体层具有高粘附性和低电阻率的Cu合金膜。本发明涉及一种用于显示装置的Cu合金膜，所述膜具有层叠结构，该叠层结构包括由Cu合金构成的第一层（Y），其中总共含有1.2-20atm％的至少一种选自由Zn，Ni，Ti，Al，Mg，Ca，W，Nb和Mn组成的组以及以Cu为主要成分的纯Cu或Cu合金构成的第二层（X），电阻率低于Cu 的第一层（Y）。一部分或全部第一层（Y）与含氧绝缘体层（27）直接接触，在第一层（Y）含有Zn或Ni的情况下，第一层（Y ）为10〜100nm，在第一层（Y）不含有Zn和Ni的情况下，第一层（Y）的厚度为5〜100nm。本发明还涉及具有Cu合金膜的显示装置。

66. 发明申请

WO2012002104A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2012002104A1
公开(公告)日：2012-01-05
申请号：PCT/JP2011/062855
申请日：2011-05-30
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , SASAGAWA, Shinya , NAKAYAMA, Hitoshi , TSUBUKU, Masashi , SHIMADA, Daigo
发明人： SASAGAWA, Shinya , NAKAYAMA, Hitoshi , TSUBUKU, Masashi , SHIMADA, Daigo
IPC分类号： H01L21/336 , H01L21/28 , H01L21/3065 , H01L21/3205 , H01L23/52 , H01L29/417 , H01L29/786
CPC分类号： H01L29/7869 , H01L29/45 , H01L29/66969
摘要： When a transistor including a conductive layer having a three-layer structure is manufactured, three-stage etching is performed. In the first etching process, an etching method in which the etching rates for the second film and the third film are high is employed, and the first etching process is performed until the first film is at least exposed. In the second etching process, an etching method in which the etching rate for the first film is higher than that in the first etching process and the etching rate for a layer provided below and in contact with the first film is lower than that in the first etching process is employed. In the third etching process, an etching method in which the etching rates for the first to the third films are higher than those in the second etching process is preferably employed.
摘要翻译：当制造包括具有三层结构的导电层的晶体管时，进行三级蚀刻。在第一蚀刻工艺中，采用其中第二膜和第三膜的蚀刻速率高的蚀刻方法，并且执行第一蚀刻工艺直到第一膜至少暴露。在第二蚀刻工艺中，蚀刻方法，其中第一膜的蚀刻速率高于第一蚀刻工艺中的蚀刻速率，并且下面设置并与第一膜接触的层的蚀刻速率低于第一蚀刻工艺中的蚀刻速率采用蚀刻工艺。在第三蚀刻工艺中，优选使用其中第一至第三膜的蚀刻速率高于第二蚀刻工艺中的蚀刻速率的蚀刻方法。

67. 发明申请

WO2011125275A1 薄膜トランジスタ基板及びその製造方法审中-公开
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：WO2011125275A1
公开(公告)日：2011-10-13
申请号：PCT/JP2011/000735
申请日：2011-02-09
申请人：シャープ株式会社 , 太田純史 , 近間義雅 , 鈴木正彦 , 中川興史 , 春本祥征
发明人：太田純史 , 近間義雅 , 鈴木正彦 , 中川興史 , 春本祥征
IPC分类号： H01L29/786 , G02F1/1368 , H01L21/20 , H01L21/324 , H01L21/336 , H01L21/363
CPC分类号： H01L21/02554 , H01L21/02565 , H01L21/02617 , H01L21/477 , H01L29/45 , H01L29/4908 , H01L29/66742 , H01L29/66969 , H01L29/7869
摘要：　基板（１０ａ）にゲート電極（１４）を形成する工程と、ゲート電極（１４）を覆うようにゲート絶縁膜（１５）を形成した後に、ゲート絶縁膜（１５）上にゲート電極（１４）に重なるようにＩｎ：Ｇａ：Ｚｎの原子％の比が１：１：１又は４：５：１であるＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層（１６）を形成する工程と、酸化物半導体層（１６）上にゲート電極（１４）に重なると共に、互いに対峙するようにソース電極（１９ａ）及びドレイン電極（１９ｂ）を形成する工程と、ソース電極（１９ａ）及びドレイン電極（１９ｂ）が形成された基板（１０ａ）に対して、水蒸気（Ｓ）を含む雰囲気中でアニール処理を行う工程を備える。
摘要翻译：公开了一种薄膜晶体管基板的制造方法，其特征在于，包括：在基板（10a）上形成栅电极（14）的工序。在栅电极（14）形成栅极绝缘膜（15）之后，在栅极绝缘膜（15）上形成In-Ga-Zn-O氧化物半导体层（16），从而与栅极电极（14）重叠，所述In-Ga-Zn-O氧化物半导体层（16）的In：Ga：Zn原子比为1:1或1:5:1; 在所述氧化物半导体层（16）上形成与所述栅电极（14）重叠并且彼此面对的源电极（19a）和漏电极（19b）的工序; 以及其中已经设置有源电极（19a）和漏电极（19b）的衬底（10a）在含有水蒸气（S）的气氛中进行退火处理的步骤。

68. 发明申请

WO2011115294A1 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法审中-公开
标题翻译：碳化硅电极，碳化硅半导体元件，碳化硅半导体器件及其制造用于形成碳化硅电极的方法
公开(公告)号：WO2011115294A1
公开(公告)日：2011-09-22
申请号：PCT/JP2011/057061
申请日：2011-03-16
申请人：合同会社先端配線材料研究所 , 小池淳一 , 丁建華 , 須藤祐司 , 柴富昭洋
发明人：小池　淳一 , 丁　建華 , 須藤　祐司 , 柴富　昭洋
IPC分类号： H01L21/28 , H01L29/47 , H01L29/861 , H01L29/872
CPC分类号： H01L29/1608 , H01L21/0485 , H01L29/45 , H01L29/47 , H01L29/6606 , H01L29/861 , H01L29/872 , H01L2924/0002 , H01L2924/00
摘要：　炭化珪素層との密着性を弱める炭素クラスターなどの生成を抑制して炭化珪素層との密着性を強めることができ、また炭化珪素層に含有された窒素を引き込むのを抑制して電極の通流抵抗を低減することができるようにする。　本発明の炭化珪素用電極（１）は、炭化珪素層（２）の表面に接して設けられ、第１の金属の珪化物を、珪素より炭化物形成自由エネルギーが小さい第２の金属の炭化物より多量に含む珪化物領域（３）と、その珪化物領域上に設けられ、第２の金属の炭化物を第１の金属の珪化物より多量に含む炭化物領域（４）と、を備えている。
摘要翻译：可以通过抑制碳化硅层的粘附性的抑制产生碳簇来增强与碳化硅层的密合性，通过防止碳化硅中含有的氮，可以降低电极的导电性公开了一种碳化硅电极（1），其设置有：硅化物区域（3），其设置在碳化硅层（2）的表面上，并且其包含较大量的硅化物第一金属比碳化物形成自由能小于硅的第二金属的碳化物; 以及碳化物区域（4），其设置在所述硅化物区域上并且包含比所述第一金属的硅化物更大量的第二金属的碳化物。

69. 发明申请

WO2011111522A1 SEMICONDUCTOR DEVICE 审中-公开
标题翻译：半导体器件
公开(公告)号：WO2011111522A1
公开(公告)日：2011-09-15
申请号：PCT/JP2011/053879
申请日：2011-02-16
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , YAMAZAKI, Shunpei
发明人： YAMAZAKI, Shunpei
IPC分类号： H01L29/786 , H01L27/146
CPC分类号： H01L29/7869 , H01L27/11521 , H01L27/11524 , H01L27/1156 , H01L27/1225 , H01L27/124 , H01L29/41733 , H01L29/45 , H01L29/66969
摘要： An object is to provide a semiconductor device which achieves miniaturization as well as suppressing a defect. Further, another object is to provide a semiconductor device which achieves miniaturization as well as keeping favorable characteristics. Is provided a semiconductor device including: a source wiring and a drain wiring each of which include a first conductive layer and a second conductive layer having a smaller thickness than the first conductive layer; an insulating layer which has an opening portion and is provided over the source wiring and the drain wiring; an oxide semiconductor layer which is in contact with part of the second conductive layer of the source wiring or the drain wiring in the opening portion; a gate insulating layer provided over the oxide semiconductor layer; and a gate electrode provided over the gate insulating layer.
摘要翻译：目的在于提供实现小型化以及抑制缺陷的半导体装置。此外，另一个目的是提供实现小型化以及保持有利特性的半导体器件。提供一种半导体器件，包括：源极布线和漏极布线，其中每个包括具有比第一导电层小的厚度的第一导电层和第二导电层; 绝缘层，其具有开口部，设置在源极配线和漏极配线之上; 氧化物半导体层，其与所述源极配线的所述第二导电层的一部分或所述开口部的所述漏极配线接触; 设置在所述氧化物半导体层上的栅极绝缘层; 以及设置在栅绝缘层上的栅电极。

70. 发明申请

WO2011105210A1 LIQUID CRYSTAL DISPLAY DEVICE 审中-公开
标题翻译：液晶显示装置
公开(公告)号：WO2011105210A1
公开(公告)日：2011-09-01
申请号：PCT/JP2011/052676
申请日：2011-02-02
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , KONDO, Toshikazu , KOYAMA, Jun , YAMAZAKI, Shunpei
发明人： KONDO, Toshikazu , KOYAMA, Jun , YAMAZAKI, Shunpei
IPC分类号： G02F1/1368 , H01L29/786
CPC分类号： G02F1/1368 , G02F1/133345 , G02F1/136227 , G02F1/13624 , G02F1/136286 , G02F2001/13606 , G02F2001/136295 , G02F2202/10 , G09G3/3622 , G09G2300/0426 , H01L27/1225 , H01L27/1244 , H01L29/45 , H01L29/7869
摘要： An object is to reduce parasitic capacitance of a signal line included in a liquid crystal display device. A transistor including an oxide semiconductor layer is used as a transistor (105) provided in each pixel (100). Note that the oxide semiconductor layer is an oxide semiconductor layer which is highly purified by thoroughly removing impurities (hydrogen, water or the like) which become electron suppliers (donors). Thus, the amount of leakage current (off-state current) can be reduced when the transistor (105) is off. Therefore, a voltage applied to a liquid crystal element can be held without providing a capasitor in each pixel. In addition, a capasitor wiring extending to a pixel portion of the liquid crystal device can be eliminated. Therefore, parasitic capacitance in a region where the signal line (103) and the capasitor wiring intersect with each other can be eliminated.
摘要翻译：目的在于减少液晶显示装置中包含的信号线的寄生电容。使用包括氧化物半导体层的晶体管作为设置在每个像素（100）中的晶体管（105）。注意，氧化物半导体层是通过彻底除去成为电子供体（供体）的杂质（氢，水等）而高度纯化的氧化物半导体层。因此，当晶体管（105）截止时，泄漏电流（截止电流）的量可以减小。因此，可以保持施加到液晶元件的电压，而不在每个像素中提供电容器。此外，可以消除延伸到液晶装置的像素部分的电容器布线。因此，可以消除信号线（103）和电容器布线彼此相交的区域中的寄生电容。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式