专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明申请

WO2017014793A1 PRESERVING VOLATILE MEMORY ACROSS A COMPUTER SYSTEM DISRUPTION 审中-公开
标题翻译：通过计算机系统故障保存挥发性记忆
公开(公告)号：WO2017014793A1
公开(公告)日：2017-01-26
申请号：PCT/US2015/041815
申请日：2015-07-23
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： FEVRIER, Thierry , VALDEZ, David C. , RAYMOND, Patrick A. , PARK, Justin Haanbyull , MOHR, David P. , NGUYEN, Hai Ngoc , MCGOWEN, Michael Edward
IPC分类号： G06F12/16 , G06F12/02
CPC分类号： G06F12/16 , G06F11/1441 , G06F11/1446 , G06F11/2015
摘要： A method for preserving volatile memory across a computer system disruption includes identifying a set of volatile memory. The set of volatile memory represents a portion of data in volatile memory to preserve during a system disruption. The method includes receiving a system event. The system event indicates that a computer system disruption will occur and that the set of volatile memory is to be written to a stable storage device. The method includes writing the set of volatile memory to the stable storage device to create a stored data set.
摘要翻译：用于在计算机系统中保持易失性存储器的方法中断包括识别一组易失性存储器。该组易失性存储器表示在系统中断期间保存的易失性存储器中的一部分数据。该方法包括接收系统事件。系统事件表示将发生计算机系统中断，并将该组易失性存储器写入稳定的存储设备。该方法包括将易失性存储器集合写入稳定存储设备以创建存储的数据集。

62. 发明申请

WO2016203631A1 フラッシュメモリデバイス审中-公开
标题翻译：闪存存储器件
公开(公告)号：WO2016203631A1
公开(公告)日：2016-12-22
申请号：PCT/JP2015/067685
申请日：2015-06-19
申请人：株式会社日立製作所
发明人：狹間　洋平 , 小川　純司 , 二瀬　健太
IPC分类号： G11C16/06 , G06F12/16
CPC分类号： G11C16/26 , G06F3/067 , G06F3/0688 , G06F11/1048 , G06F11/1068 , G06F11/1076 , G06F12/16 , G11C11/5642 , G11C16/349 , G11C2211/5648
摘要：フラッシュメモリコントローラは、フラッシュメモリチップからのリードのためのパラメータ値を指定するリードオプション、の実行順序を示すリードパターンを保持する。フラッシュメモリコントローラは、リードコマンドに従ってフラッシュメモリチップからリードしたデータのエラー訂正を実行する。フラッシュメモリコントローラは、エラー訂正によってリードしたデータの全てのエラーを訂正できない場合、リードパターンが示す次のリードオプションをフラッシュメモリチップに指定して、フラッシュメモリチップからデータをリードする。
摘要翻译：本发明的闪速存储器控制器保持指示从闪速存储器芯片读取的参数值的读选项的执行顺序的读模式。闪存控制器响应于读取命令对从闪速存储器芯片读取的数据执行错误校正。如果读取的数据的所有错误都无法通过纠错进行纠正，则闪存控制器为闪存芯片指定由读取模式指示的下一个读取选项，并从闪存芯片读取数据。

63. 发明申请

WO2016201589A1 COMPUTING APPARATUS AND METHOD WITH PERSISTENT MEMORY 审中-公开
标题翻译：计算机和方法与持续记忆
公开(公告)号：WO2016201589A1
公开(公告)日：2016-12-22
申请号：PCT/CN2015/000423
申请日：2015-06-17
申请人： INTEL CORPORATION , DONG, Yaozu , TIAN, Kun
发明人： DONG, Yaozu , TIAN, Kun
IPC分类号： G06F12/16
CPC分类号： G06F12/1009 , G06F9/45558 , G06F11/00 , G06F11/0712 , G06F11/073 , G06F12/16 , G06F2009/45583
摘要： Apparatuses, methods and storage medium associated with computing that include usage and backup of persistent memory are disclosed herein. In embodiments, an apparatus for computing may comprise one or more processors and persistent memory to host operation of one or more virtual machines； and one or more page tables to store a plurality of mappings to map a plurality of virtual memory pages of a virtualization of the persistent memory of the one or more virtual machines to a plurality of physical memory pages of the persistent memory allocated to the one or more virtual machines. The apparatus may further include a memory manager to manage accesses of the persistent memory that includes a copy-on-write mechanism to service write instructions that address virtual memory pages mapped to physical memory pages that are marked as read-only. Other embodiments may be described and/or claimed.
摘要翻译：本文公开了包括持久存储器的使用和备份的与计算相关联的装置，方法和存储介质。在实施例中，用于计算的装置可以包括一个或多个处理器和持久存储器，以托管一个或多个虚拟机的操作; 以及一个或多个页表，用于存储多个映射以将一个或多个虚拟机的持久存储器的虚拟化的多个虚拟存储器页面映射到分配给该一个或多个虚拟机的持久存储器的多个物理存储器页面，更多虚拟机。该装置还可以包括一个存储器管理器来管理持久存储器的访问，该存储器包括一个写时复制机制来服务写入指令，该指令映射映射到被标记为只读的物理存储器页面的虚拟存储器页面。可以描述和/或要求保护其他实施例。

64. 发明申请

WO2016157505A1 メモリチェック機能を有するＤＭＡＣ审中-公开
标题翻译： DMAC具有内存检查功能
公开(公告)号：WO2016157505A1
公开(公告)日：2016-10-06
申请号：PCT/JP2015/060508
申请日：2015-04-02
申请人：三菱電機株式会社
发明人：飯田　博之
IPC分类号： G06F12/16
CPC分类号： G06F12/16
摘要：　ＤＭＡ転送を実行するＤＭＡＣ（１０）は、チェックを開始する位置を示すチェック開始アドレス（３０１）を記憶するチェック開始アドレス記憶部（３００）と、ＤＭＡ転送を実行中であるか否かを判定し、ＤＭＡ転送の実行中でないと判定した場合に、メモリからデータを読み込む読込み要求（１０１Ａ）を出力する制御部（１００）と、読込み要求（１０１Ａ）が出力されると、チェック開始アドレス（３０１）が示す位置からリードデータ（１３２）を含むチェックデータ（１４２Ａ）を読み込むデータ読込み部（１４０）と、リードデータ（１３２）に誤りがあるか否かを判定する判定部（１１０Ａ）とを備える。
摘要翻译：执行直接存储器访问（DMA）传输的直接存储器访问控制器（DMAC）（10）具有：检查开始地址存储单元（300），其存储指示起始位置的位置的检查开始地址（301）检查; 确定是否正在执行DMA传输的控制单元（100），并且如果确定没有执行DMA传输，则输出用于从存储器读取数据的读取请求（101A）数据读取单元，当读取请求（101A）被输出时，读取从检查开始地址（301）指示的位置开始的包括读取数据（132）的检查数据（142A）; 以及确定单元（110A），其确定读取数据（132）中是否存在错误。

65. 发明申请

WO2016092676A1 記憶装置およびその制御方法审中-公开
标题翻译：存储设备及其控制方法
公开(公告)号：WO2016092676A1
公开(公告)日：2016-06-16
申请号：PCT/JP2014/082883
申请日：2014-12-11
申请人：株式会社日立製作所
发明人：内垣内　洋 , 三浦　誓士
IPC分类号： G06F12/00 , G06F12/16 , G11C13/00
CPC分类号： G06F12/00 , G06F12/16 , G11C13/00
摘要：　記憶装置のデータ書き込み及びデータ消去時のエラー率を低減し、高速にデータが読み書き可能な記憶装置を提供する。　コントローラと、不揮発性メモリとを備えた記憶装置であって、不揮発性メモリは動作にともなって発熱する構造であり、コントローラは、不揮発性メモリに対して所定動作を指示するコマンドを発行し、コントローラは、コマンドによる動作間の時間間隔の最適値を参照可能であり、コントローラは、コマンドを不揮発性メモリに発行したのち、コマンドによって動作した不揮発性メモリの物理領域が、次のコマンドによって動作する不揮発性メモリの他の物理領域と所定の物理的配置関係にある場合、時間間隔の最適値もしくは最適値より長い時間が経過したのちに、次のコマンドによる動作を行うように制御する。
摘要翻译：提供一种存储装置，其在存储装置中实现数据写入和数据擦除时的错误率的降低，从而实现高速数据读取和写入。存储装置设置有控制器和非易失性存储器。非易失性存储器被构造成在操作时产生热量。控制器向非易失性存储器发出排序预定操作的命令。控制器能够通过命令来参考操作之间的时间间隔的最佳值。在命令被发出到非易失性存储器之后，由该命令操作的非易失性存储器的物理域与通过下一个命令操作的非易失性存储器的另一个物理域具有预定的物理放置关系，控制器控制操作通过在经过等于或大于时间间隔的最佳值的时间之后执行的下一个命令。

66. 发明申请

WO2016071954A1 半導体メモリデバイス、及び、半導体メモリデバイスを有するストレージ装置审中-公开
标题翻译：包含半导体存储器件的半导体存储器件和存储器件
公开(公告)号：WO2016071954A1
公开(公告)日：2016-05-12
申请号：PCT/JP2014/079202
申请日：2014-11-04
申请人：株式会社日立製作所
发明人：鈴木　彬史 , 岡田　光弘 , 森下　賢志
IPC分类号： G06F12/00 , G06F3/06 , G06F12/06 , G06F12/08 , G06F12/16
CPC分类号： G06F3/0635 , G06F3/0611 , G06F3/0656 , G06F3/0659 , G06F3/0679 , G06F12/00 , G06F12/06 , G06F12/08 , G06F12/16
摘要：半導体メモリデバイスが、記憶素子群（１以上の半導体記憶素子）と、メモリコントローラとを有する。メモリコントローラが、上位装置からのＩ／Ｏコマンドの少なくとも一部が所定の条件を満たしている場合にそのＩ／Ｏコマンドの少なくとも一部を処理するプロセッサと、そのＩ／Ｏコマンドが所定の条件を満たしてない場合にＩ／Ｏコマンドの全てを処理する１以上のハードウェアロジック回路とを有する。
摘要翻译：半导体存储器件包括存储元件组（一个或多个半导体存储元件）和存储器控制器。存储器控制器包括一个处理器，当来自较高级设备的至少一些I / O命令满足预定条件时，处理至少一些I / O命令以及一个或多个硬件逻辑电路， I / O命令不满足预定条件，处理所有I / O命令。

67. 发明申请

WO2016049730A1 RENDERING DAMAGED-ENHANCED IMAGES IN A COMPUTER SIMULATION 审中-公开
标题翻译：在计算机模拟中渲染损坏的增强图像
公开(公告)号：WO2016049730A1
公开(公告)日：2016-04-07
申请号：PCT/CA2014/000718
申请日：2014-09-30
申请人： CAE INC.
发明人： PICHÉ, Patrick , BRETON, Jonathan
IPC分类号： G06T19/20 , G06T15/00 , G06T17/20
CPC分类号： G06T17/205 , G06F12/16 , G06F15/173 , G06F17/30 , G06G7/48 , G06T1/20 , G06T13/00 , G06T15/00 , G06T15/04 , G06T15/30 , G06T17/10 , G06T17/20 , G06T19/20 , G06T2210/21 , G06T2219/2021
摘要： Method and computer system for rendering damaged-enhanced images in a computer simulation comprising a computer generated environment. During the computer simulation, determining coordinates of a virtual impact having an effective radius on 3D polygon mesh(es) of the computer generated environment, identifying rendering faces of the 3D polygon mesh(es) affected by the virtual impact, clipping at runtime the affected rendering faces to a mathematically-defined subtraction shape computed considering the effective radius, computing newly formed 3D polygon mesh(es) and rendering at least one damaged-enhanced image for display comprising a subset of rendering faces of the newly formed 3D polygon mesh(es) using a visual texture, the subset being determined from a field of view of the computer simulation.
摘要翻译：用于在包括计算机生成环境的计算机模拟中渲染损坏的增强图像的方法和计算机系统。在计算机模拟期间，确定在计算机生成环境的3D多边形网格上具有有效半径的虚拟碰撞的坐标，识别受虚拟影响影响的3D多边形网格的渲染面，在运行时剪切受影响的将面部呈现为考虑有效半径计算的数学定义的减法形状，计算新形成的3D多边形网格并且渲染至少一个用于显示的损伤增强图像，包括新形成的3D多边形网格的渲染面的子集）使用视觉纹理，该子集是从计算机模拟的视野确定的。

68. 发明申请

WO2016038673A1 誤り訂正装置、誤り訂正方法、及び誤り訂正システム审中-公开
标题翻译：错误校正装置，错误校正方法和错误校正系统
公开(公告)号：WO2016038673A1
公开(公告)日：2016-03-17
申请号：PCT/JP2014/073760
申请日：2014-09-09
申请人：株式会社日立製作所
发明人：松村　忠幸 , 田中　剛
IPC分类号： G06F12/16
CPC分类号： G06F12/16
摘要：　誤り訂正装置は、第１種符号と第２種符号との積符号における符号処理により符号化され、第１種符号により符号化された任意の第１種符号語と、第２種符号により符号化された任意の第２種符号語との重複するデータ長は第２種符号におけるバイト長以下である、第１データをメモリ装置から読み出し、第１データに対して、第２種符号における復号処理を行い、第１の第２種符号語において訂正不能な誤りを検出した場合、エラーフラグをセットし、当該復号処理が行われた第１データに対して、第１種符号における復号処理を行い、第１の第２種符号語に含まれる第１のバイトを含み、メモリ装置内の異なるメモリユニットそれぞれに格納されるバイトからなる第１の第１種符号語において、エラーフラグに基づき第１のバイトにおけるエラーを訂正する。
摘要翻译：该纠错装置从存储装置读取已经通过使用包括第一类型的代码和第二类型的代码的产品代码的编码处理编码的第一数据，并且其中数据的长度在已经使用第一类型的代码编码的第一类型的码字和已经使用第二类型的码进行编码的第二类型的码字等于或小于第二类型的码的字节长度类型。纠错装置然后使用第二类型的代码对第一数据执行解码，并且如果在第二类型的第一码字中检测到不可校正的错误，则纠错装置设置错误标志，使用代码进行解码在使用第二类型的代码进行解码的第一数据的第一数据上，使用第一类型的第一类型的错误标志来校正第二类型的第一码字的第一字节中的错误，第一类型的码字，其包括第二类型的第一码字的第一字节，并且由多个字节组成，每个字节存储在存储器件中的不同存储器单元中。

69. 发明申请

WO2016017321A1 メモリコントローラ、記憶装置、情報処理システム、および、メモリコントローラ制御方法审中-公开
标题翻译：存储控制器，存储装置，信息处理系统和控制存储器控制器的方法
公开(公告)号：WO2016017321A1
公开(公告)日：2016-02-04
申请号：PCT/JP2015/067958
申请日：2015-06-23
申请人：ソニー株式会社
发明人：阪井　塁 , 筒井　敬一 , 藤波　靖 , 岩城　宏行 , 石井　健 , 足立　直大 , 池谷　亮志 , 中西　健一
IPC分类号： G06F12/16 , G06F12/00
CPC分类号： G06F11/1068 , G06F3/0619 , G06F3/064 , G06F3/0679 , G06F11/1048 , G06F12/00 , G06F12/16 , G11C29/52 , G11C2029/0411
摘要：　情報処理システムの利便性を向上させる。　情報処理システムのメモリコントローラにおいて、リクエスト生成部は、データを記憶するデータ領域とデータの誤り検出および誤り訂正を行うための冗長を記憶する冗長領域とを備える不揮発性メモリに対してデータと冗長とデータおよび冗長からなる符号語との何れかについて書込みまたは読出しを要求するリクエストを生成する。制御部は、生成されたリクエストを発行して不揮発性メモリに対する書込みおよび読出しを制御する。
摘要翻译：本发明提高了信息处理系统的便利性。在信息处理系统的存储器控制器中，请求生成单元生成请求写入或读取任何数据，冗余以及包含数据和冗余的码字的请求，该非易失性存储器提供有数据区域存储数据和用于存储用于对数据执行错误检测和纠错的冗余的冗余区域。控制单元发出生成的请求以控制在非易失性存储器中的读写。

70. 发明申请

WO2016013076A1 情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法审中-公开
标题翻译：信息处理装置，存储器控制器，存储装置控制程序和存储装置控制方法
公开(公告)号：WO2016013076A1
公开(公告)日：2016-01-28
申请号：PCT/JP2014/069490
申请日：2014-07-23
申请人：富士通株式会社
发明人：酒巻　秀行 , 日下田　雅紀 , 早坂　和美
IPC分类号： G06F13/16 , G06F3/06 , G06F12/00 , G06F12/16 , G06F13/14
CPC分类号： G06F3/06 , G06F12/00 , G06F12/16 , G06F13/14 , G06F13/16
摘要：　複数の記憶部（７０）は、アクセスする経路が異なるグループに分けられる。データ移動制御部（６２）は、記憶部の中の第１記憶部へ接続する第１経路を経由して第１記憶部へ格納データを読み出し、記憶部の中の第２記憶部へ接続する第２経路を経由して第２記憶部へ読み出した前記格納データを書き込む。リードライト制御部（６３）は、データの書込命令を受けて、記憶部（７０）の中の第３記憶部に接続する第３経路を経由して第３記憶部に書込命令で指定されたデータを書き込む。管理テーブル制御部（６５）は、第１経路及び第２経路と、第３経路とが異なるように第３記憶部を選択する。
摘要翻译：多个存储单元（70）被分成具有不同访问路径的组。数据移动控制单元（62）经由连接到第一存储单元的第一路由将存储数据读取到存储单元中的第一存储单元，并且经由第二路由将读取的存储数据写入存储单元中的第二存储单元连接到第二存储单元。读/写控制单元（63）响应于数据写入命令，经由连接到第三存储单元的第三路由将写命令指定的数据写入存储单元（70）中的第三存储单元。管理表控制单元（65）选择第三存储单元，使得第一路线和第二路线与第三路线不同。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式