专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2017171695A1 GALLIUM NITRIDE TRANSISTORS FOR HIGH-VOLTAGE RADIO FREQUENCY SWITCHES 审中-公开
标题翻译：用于高压射频开关的镓氮化物晶体管
公开(公告)号：WO2017171695A1
公开(公告)日：2017-10-05
申请号：PCT/US2016/024399
申请日：2016-03-28
申请人： INTEL CORPORATION
发明人： THEN, Han Wui , DASGUPTA, Sansaptak , RADOSAVLJEVIC, Marko
IPC分类号： H01L29/778 , H01L21/336
CPC分类号： H01L29/7787 , H01L23/66 , H01L29/0847 , H01L29/2003 , H01L29/205 , H01L29/4236 , H01L29/66462 , H01L29/7786 , H01L29/7831
摘要： Embodiments of this disclosure are directed to a multi-gate gallium nitride (GaN) transistor and methods of making the same. The multi-gate GaN transistor includes a gallium nitride layer. The GaN transistor includes two or more gate electrodes between a drain electrode and a source electrode. A polarization layer is located between the first gate electrode and the second gate electrode, the polarization layer forming a two dimensional electron gas (2DEG) within the GaN layer, the 2DEG electrically coupling the first gate electrode and the second gate electrode.
摘要翻译：本发明的实施例针对多栅极氮化镓（GaN）晶体管及其制造方法。多栅极GaN晶体管包括氮化镓层。 GaN晶体管包括在漏电极和源电极之间的两个或更多个栅电极。偏振层位于第一栅电极和第二栅电极之间，偏振层在GaN层内形成二维电子气（2DEG），2DEG电耦合第一栅电极和第二栅电极。

12. 发明申请

WO2017163881A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件和制造半导体器件的方法
公开(公告)号：WO2017163881A1
公开(公告)日：2017-09-28
申请号：PCT/JP2017/009253
申请日：2017-03-08
申请人：三菱電機株式会社
发明人：林田　哲郎 , 南條　拓真
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/861 , H01L29/868 , H01L29/872
CPC分类号： H01L29/2003 , H01L21/0254 , H01L21/02636 , H01L21/26546 , H01L21/28264 , H01L21/30625 , H01L29/06 , H01L29/0649 , H01L29/0692 , H01L29/0847 , H01L29/1095 , H01L29/12 , H01L29/36 , H01L29/41758 , H01L29/4236 , H01L29/42364 , H01L29/42376 , H01L29/513 , H01L29/517 , H01L29/66212 , H01L29/66522 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
摘要：第１の絶縁層（４１）は、半導体基板（３１）の第２の面（Ｐ２）上に設けられており、開口部（ＯＰ）を有している。第２の絶縁層（６）は、第２の面（Ｐ２）上に設けられており、第１の絶縁層（４１）から離れている。積層体（５１）は第２の面（Ｐ２）上に、窒化ガリウム系材料から作られた、側部ｎ型エピタキシャル層（７）と、第１および第２のｐ型エピタキシャル層（８，９）とを順に有している。積層体（５１）は、第２のｐ型エピタキシャル層（９）からなる部分を有する外側側壁（ＳＯ）と、第２の絶縁層（６）から延びる内側側壁（ＳＩ）と、天面（ＳＴ）とを有している。ｎ型コンタクト層（１２）は天面（ＳＴ）上に設けられている。ソース電極部（１４）は、天面（ＳＴ）上でｎ型コンタクト層（１２）に接しており、かつ外側側壁（ＳＯ）上で第２のｐ型エピタキシャル層（９）に接している。ゲート絶縁膜（１６）は内側側壁（ＳＩ）上に設けられている。
摘要翻译：
所述第一绝缘层（41）被设置在半导体基板（31）（P2）的所述第二表面上，且具有开口（OP）。在第二绝缘层（6）被设置在第二表面（P2）上，除了第一绝缘层（41）。所述第二表面（P2），从基于氮化镓的材料制成层压体上（51），侧n型外延层（7），第一和第二p型外延层（8,9 ）按此顺序。层压体（51）包括外侧壁（SO），其具有由第二p型外延层（9）的一部分，从所述第二绝缘层（6）（SI），所述顶表面延伸的内侧壁（ST ）和。 n型接触层（12）设置在顶面（ST）上。源极电极部分（14）与在以上（ST）的n型接触层（12），和在外侧壁上的第二p型外延层接触的顶面接触（SO）（9）。栅极绝缘膜（16）设置在内侧壁（SI）上。

13. 发明申请

WO2017134509A1 SCHOTTKY DIODE 审中-公开
标题翻译：肖特基二极管
公开(公告)号：WO2017134509A1
公开(公告)日：2017-08-10
申请号：PCT/IB2017/000051
申请日：2017-01-31
申请人： TOYOTA JIDOSHA KABUSHIKI KAISHA , DENSO CORPORATION
发明人： NAGAOKA, Tatsuji , AOI, Sachiko , URAKAMI, Yasushi
IPC分类号： H01L29/36 , H01L29/40 , H01L29/872 , H01L29/24
CPC分类号： H01L29/872 , H01L29/1608 , H01L29/2003 , H01L29/24 , H01L29/36 , H01L29/407
摘要： A diode includes: a semiconductor substrate including a first surface including a first range and a second range surrounding the first range, the first surface of the semiconductor substrate protruding in the first range from the second range such that the first surface having a step along a border between the first range and the second range; a first electrode that is in Schottky contact with the first electrode within the first range; an interlayer insulating film that covers the step, the second range, and an end portion of the first electrode; and a field plate electrode conductively connected to the first electrode. The field plate electrode covers a region of the interlayer insulating film covering the end portion of the first electrode and a region of the interlayer insulating film covering the step, and extends onto a region of the interlayer insulating film covering the second range.
摘要翻译：二极管包括：半导体衬底，其包括第一表面和第二范围，所述第一表面包括第一范围和围绕所述第一范围的第二范围，所述半导体衬底的所述第一表面从所述第二范围突出在所述第一范围内，所述第一表面沿着所述第一范围和所述第二范围之间的边界具有台阶; 在第一范围内与第一电极肖特基接触的第一电极; 覆盖所述台阶，所述第二范围以及所述第一电极的端部的层间绝缘膜; 以及与第一电极导电连接的场板电极。场板电极覆盖覆盖第一电极的端部的层间绝缘膜的区域和覆盖台阶的层间绝缘膜的区域，并延伸到覆盖第二区域的层间绝缘膜的区域上。

14. 发明申请

WO2017121067A1 SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：半导体结构及其形成方法
公开(公告)号：WO2017121067A1
公开(公告)日：2017-07-20
申请号：PCT/CN2016/084747
申请日：2016-06-03
申请人： TSINGHUA UNIVERSITY
发明人： WU, Xian , GUO, Lei , WANG, Jing
IPC分类号： H01L29/02 , H01L21/335 , H01L29/78 , H01L21/336 , H01L29/04
CPC分类号： H01L29/518 , H01L21/02071 , H01L21/02178 , H01L21/0228 , H01L21/28264 , H01L21/30612 , H01L21/3065 , H01L29/045 , H01L29/2003 , H01L29/408 , H01L29/513 , H01L29/517
摘要： A semiconductor structure and a method for forming the semiconductor structure are provided. The semiconductor structure includes: a substrate, at least a part of an upper surface of the substrate being a nonpolar surface or a semi-polar surface including nitride semiconductor crystals; an interface layer formed on the nonpolar surface or the semi-polar surface, and including at least one selected from a nitride and an oxynitride; and a metal layer formed on a surface of the interface layer away from the substrate.
摘要翻译：提供半导体结构和用于形成半导体结构的方法。所述半导体结构包括：衬底，所述衬底的上表面的至少一部分是包括氮化物半导体晶体的非极性表面或半极性表面; 界面层，形成在非极性表面或半极性表面上，并且包括选自氮化物和氮氧化物中的至少一种; 以及在界面层的远离衬底的表面上形成的金属层。

15. 发明申请

WO2017111888A1 ENVELOPE-TRACKING CONTROL TECHNIQUES FOR HIGHLY-EFFICIENT RF POWER AMPLIFIERS 审中-公开
标题翻译：高效RF功率放大器的包络跟踪控制技术
公开(公告)号：WO2017111888A1
公开(公告)日：2017-06-29
申请号：PCT/US2015/066998
申请日：2015-12-21
申请人： INTEL CORPORATION
发明人： THEN, Han Wui , DASGUPTA, Sansaptak , RADOSAVLJEVIC, Marko , SUNG, Seung Hoon , GARDNER, Sanaz K.
IPC分类号： H03F1/02 , H03F3/189
CPC分类号： H03F3/193 , H01L29/0847 , H01L29/2003 , H01L29/41758 , H01L29/4236 , H01L29/7786 , H03F1/0222 , H03F2200/102
摘要： Envelope-tracking control techniques are disclosed for highly-efficient radio frequency (RF) power amplifiers. In some cases, a III-V semiconductor material (e.g., GaN or other group III material-nitride (III-N) compounds) MOSFET including a high-k gate dielectric may be used to achieve such highly-efficient RF power amplifiers. The use of a high-k gate dielectric can help to ensure low gate leakage and provide high input impedance for RF power amplifiers. Such high input impedance enables the use of envelope-tracking control techniques that include gate voltage (Vg) modulation of the III-V MOSFET used for the RF power amplifier. In such cases, being able to modulate Vg of the RF power amplifier using, for example, a voltage regulator, can result in double-digit percentage gains in power-added efficiency (PAE). In some instances, the techniques may simultaneously utilize envelope-tracking control techniques that include drain voltage (Vd) modulation of the III-V MOSFET used for the RF power amplifier.
摘要翻译：公开了用于高效射频（RF）功率放大器的包络跟踪控制技术。在一些情况下，可以使用包括高k栅极电介质的III-V半导体材料（例如，GaN或其他III族材料 - 氮化物（III-N）化合物）MOSFET来实现这种高效RF功率放大器。使用高k栅极电介质可以帮助确保较低的栅极泄漏并为RF功率放大器提供高输入阻抗。这种高输入阻抗使得能够使用包络跟踪控制技术，其包括用于RF功率放大器的III-V MOSFET的栅极电压（Vg）调制。在这种情况下，能够使用例如电压调节器来调制RF功率放大器的Vg可以导致功率附加效率（PAE）中的两位数百分比增益。在一些情况下，这些技术可以同时利用包络跟踪控制技术，该技术包括用于RF功率放大器的III-V MOSFET的漏极电压（Vd）调制。

16. 发明申请

WO2017111884A1 CO-INTEGRATED III-N VOLTAGE REGULATOR AND RF POWER AMPLIFIER FOR ENVELOPE TRACKING SYSTEMS 审中-公开
标题翻译：用于信封跟踪系统的集成式III-N电压调节器和射频功率放大器
公开(公告)号：WO2017111884A1
公开(公告)日：2017-06-29
申请号：PCT/US2015/066983
申请日：2015-12-21
申请人： INTEL CORPORATION
发明人： THEN, Han Wui , DASGUPTA, Sansaptak , RADOSAVLJEVIC, Marko , SUNG, Seung Hoon , GARDNER, Sanaz
IPC分类号： H01L25/16 , H01L27/04
CPC分类号： H01L25/16 , H01L21/8258 , H01L27/0922 , H01L29/0847 , H01L29/2003 , H01L29/4236 , H01L29/7786
摘要： Techniques are disclosed for forming monolithic integrated circuit semiconductor structures that include a III-V portion implemented with III-N semiconductor materials, such as gallium nitride, indium nitride, aluminum nitride, and mixtures thereof. The disclosed semiconductor structures may further include a CMOS portion implemented with semiconductor materials selected from group IV of the periodic table, such as silicon, germanium, and/or silicon germanium (SiGe). The disclosed techniques can be used to form highly-efficient envelope tracking devices that include a voltage regulator and a radio frequency (RF) power amplifier that may both be located on the III-N portion of the semiconductor structure. Either of the CMOS or III-N portions can be native to the underlying substrate to some degree. The techniques can be used, for example, for system-on-chip integration of a III-N voltage regulator and RF power amplifier along with column IV CMOS devices on a single substrate.
摘要翻译：公开了用于形成单片集成电路半导体结构的技术，所述单片集成电路半导体结构包括用III-N半导体材料（例如氮化镓，氮化铟，氮化铝及其混合物）实现的III-V部分。所公开的半导体结构还可以包括用从周期表的IV族中选择的半导体材料实现的CMOS部分，诸如硅，锗和/或硅锗（SiGe）。所公开的技术可以用于形成包括电压调节器和射频（RF）功率放大器的高效包络追踪设备，所述电压调节器和射频（RF）功率放大器都可以位于半导体结构的III-N部分上。在某种程度上，CMOS或III-N部分中的任何一个都可以是底层衬底的原生材料。例如，这些技术可用于III-N电压调节器和RF功率放大器的系统级芯片集成以及单列衬底上的列IV CMOS器件。

17. 发明申请

WO2017100141A1 III-NITRIDE STRUCTURES GROWN SILICON SUBSTRATES WITH INCREASED COMPRESSIVE STRESS 审中-公开
标题翻译：增加压应力的硅衬底III-NITRIDE结构
公开(公告)号：WO2017100141A1
公开(公告)日：2017-06-15
申请号：PCT/US2016/065019
申请日：2016-12-05
申请人： IQE, PLC , LABOUTIN, Oleg , KAO, Chen-Kai , LO, Chien-Fong , MARCHAND, Hugues , PELZEL, Rodney
发明人： LABOUTIN, Oleg , KAO, Chen-Kai , LO, Chien-Fong , MARCHAND, Hugues , PELZEL, Rodney
IPC分类号： H01L21/02
CPC分类号： H01L29/2003 , H01L21/02381 , H01L21/02458 , H01L21/0254 , H01L21/0257 , H01L21/0262 , H01L29/207 , H01L29/36 , H01L29/66431 , H01L29/7787
摘要： A III-nitride structure can include a silicon substrate, a nucleation layer over the silicon substrate, and a carbon-doped buffer layer over the nucleation layer. The carbon-doped buffer layer can include a III-nitride material and a concentration of carbon that is greater than 1 x 10 20 cm -3 . The III-nitride structure can include a III-nitride channel layer over the carbon-doped buffer layer and a III-nitride barrier layer over the III-nitride channel layer. The carbon doping to a carbon concentration greater than 1 x 10 20 cm -3 can increase the compressive stress in the III-nitride structure.
摘要翻译： III族氮化物结构可以包括硅衬底，在硅衬底上的成核层和在成核层上的碳掺杂缓冲层。碳掺杂缓冲层可以包括III族氮化物材料和大于1×10 20 cm -3的碳浓度。 III族氮化物结构可以包括碳掺杂缓冲层上的III族氮化物沟道层和III族氮化物沟道层上的III族氮化物势垒层。碳浓度大于1×10 20 cm -3可以增加III族氮化物结构中的压应力。

18. 发明申请

WO2017092940A1 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE 审中-公开
标题翻译：半导体器件和用于制造这种半导体器件的方法
公开(公告)号：WO2017092940A1
公开(公告)日：2017-06-08
申请号：PCT/EP2016/076085
申请日：2016-10-28
申请人： ABB SCHWEIZ AG
发明人： BARTOLF, Holger , RAHIMO, Munaf , KNOLL, Lars , MIHAILA, Andrei , MINAMISAWA, Renato
IPC分类号： H01L21/336 , H01L29/78 , H01L29/739 , H01L29/10 , H01L29/16
CPC分类号： H01L29/7802 , H01L29/1095 , H01L29/1608 , H01L29/2003 , H01L29/66068 , H01L29/7395
摘要： A method of manufacturing a semiconductor device is provided with: (a) providing a wide bandgap substrate product (10), (b) forming source regions (3, 3') by applying a first mask (34) with a first and second mask layer (35, 36) and applying an n dopant (31), forming a well layer (5) by removing such part of the first mask (34), which is arranged between the two source regions (3, 3'), and applying a p dopant (51), forming two channel regions (4, 4') by forming a third mask (46) by performing an etching step, by which the first mask layer (35) is farther removed at the openings than the second mask layer (36), and then removing the second mask layer (36), wherein the remaining first mask layer (35') forms a third mask (46),) and applying a p dopant (41), wherein a well layer depth (50) is at least as large as a channel layer depth (40), (c) after step (b) for forming a plug (6) applying a fourth mask, which covers the source regions (3, 3') and the channel layers (4, 4') and applying a p fourth dopant to a greater depth than the well layer depth (50) and with a higher doping concentration than the well layers (5, 5').
摘要翻译：（a）提供宽带隙衬底产品（10），（b）通过施加第一掩模（3'）形成源极区域（3,3'），（35,36）之间并且施加n掺杂剂（31），通过去除布置在所述两个源极区域（34）之间的所述第一掩膜（34）的这种部分来形成阱层（5），所述第一掩膜层通过执行蚀刻步骤，通过形成第三掩模（46）形成两个沟道区（4,4'），通过所述第一掩模层（3,3'）和施加p掺杂物（51）（36），然后去除第二掩模层（36），其中剩余的第一掩模层（35'）形成第三掩模（46），并且施加p掺杂物（41））在第二掩模层，其中阱层深度（50）至少与沟道层深度（40）一样大，（c）在用于形成插塞（6）的步骤（b）之后，施加第四掩模，所述第四掩模覆盖源极区域，3'）和沟道层（4,4'）并且将第四掺杂剂施加到比阱层深度（50）更大的深度并且比阱层（5,5'）具有更高的掺杂浓度。

19. 发明申请

WO2017092939A1 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE 审中-公开
标题翻译：半导体器件和用于制造这种半导体器件的方法
公开(公告)号：WO2017092939A1
公开(公告)日：2017-06-08
申请号：PCT/EP2016/076084
申请日：2016-10-28
申请人： ABB SCHWEIZ AG
发明人： BARTOLF, Holger , RAHIMO, Munaf , KNOLL, Lars , MIHAILA, Andrei , MINAMISAWA, Renato
IPC分类号： H01L21/336 , H01L29/78 , H01L29/739 , H01L29/10 , H01L29/16
CPC分类号： H01L29/7802 , H01L29/1095 , H01L29/1608 , H01L29/2003 , H01L29/66068 , H01L29/7395
摘要： A method of manufacturing a semiconductor device is provided with: (a) providing a wide bandgap substrate product (10), (b) for forming two channel layers (4, 4') applying a first mask (42) and applying a p first dopant (41), for forming two source regions (3, 3') forming a second mask (32) by applying a further layer on the lateral sides of the first mask (42) and applying an n second dopant (31), for forming two well layers (5, 5') forming a third mask (52) by removing such part of the second mask (32) between the source regions (3, 3') and applying a p third dopant (51), wherein a well layer depth (50) is at least as large as a channel layer depth (40), (c) after step (b) for forming a plug (6) applying a fourth mask, which covers the source regions (3, 3') and the channel layers (4, 4') and applying a p fourth dopant to a greater depth than the well layer depth (50) and with a higher doping concentration than the well layers (5, 5'); wherein the ell layers (5, 5') surround the plug (6) in the lateral direction and separate it from the two source regions (3, 3').
摘要翻译：（a）提供宽带隙衬底产品（10），（b）以形成两个沟道层（4,4'），所述两个沟道层（4,4'）使用第一掩模通过在所述第一掩模（42）的侧面上施加另外的层并且施加第一掺杂物（41）以形成用于形成第二掩模（32）的两个源极区（3,3'）的第一掩模（42）第二掺杂剂（31），用于通过去除源极区（3,3'）之间的这部分第二掩模（32）并形成第三掩模（52）来形成两个阱层（5,5'），其中阱层深度（50）至少与沟道层深度（40）一样大，（c）在用于形成插塞（6）的步骤（b）之后，施加第四掩模，所述第四掩模覆盖源极区域（3,3'）和沟道层（4,4'）并且将第四掺杂剂施加到比阱层深度（50）更大的深度并且具有比阱层（5,5'）更高的掺杂浓度， ; 其中所述椭圆层（5,5'）在侧向方向上围绕所述插塞（6）并且将其与所述两个源区域（3,3'）分开。

20. 发明申请

WO2017087205A1 FIELD EFFECT TRANSISTOR (FET) STRUCTURE WITH INTEGRATED GATE CONNECTED DIODES 审中-公开
标题翻译：具有集成栅极连接二极管的场效应晶体管（FET）结构
公开(公告)号：WO2017087205A1
公开(公告)日：2017-05-26
申请号：PCT/US2016/060959
申请日：2016-11-08
申请人： RAYTHEON COMPANY
发明人： BETTENCOURT, John, P. , MALLAVARPU, Raghuveer
IPC分类号： H03F3/195 , H03F3/213 , H03F1/32 , H01L29/872 , H01L29/08
CPC分类号： H01L27/0629 , H01L21/8232 , H01L21/823437 , H01L21/823475 , H01L21/8252 , H01L29/0696 , H01L29/0891 , H01L29/1095 , H01L29/2003 , H01L29/47 , H01L29/7787 , H01L29/812 , H01L29/872 , H03F1/3205 , H03F1/3276 , H03F1/56 , H03F3/195 , H03F3/213 , H03F2200/126 , H03F2200/222 , H03F2200/387 , H03F2200/451 , H03F2200/75
摘要： A structure having: a plurality of field effect transistors (FETs) connected between a common input and a common output, each one of the field effect transistors comprises: a source region, a drain region, and a gate electrode for controlling carriers through a channel region of a transistor region of the structure between the source region and the drain region; a plurality of diodes, each one of the diodes being associated with a corresponding one of the plurality of FETs, each one of the diodes having an electrode in Schottky contact with a diode region of the corresponding one of the FETs. The gate electrode and the diode electrode extend along parallel lines. The source region, the drain region, the channel region, and a diode region having therein the diode are disposed along a common line.
摘要翻译：一种结构，具有：连接在公共输入端和公共输出端之间的多个场效应晶体管（FET），每个场效应晶体管包括：源极区，漏极区和栅电极，用于通过源区和漏区之间的结构的晶体管区的沟道区来控制载流子; 多个二极管，每个所述二极管与所述多个FET中的相应一个相关联，每个所述二极管具有与所述FET中的相应一个的二极管区域肖特基接触的电极。栅电极和二极管电极沿平行线延伸。源极区域，漏极区域，沟道区域和其中具有二极管的二极管区域沿着公共线布置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式