会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 高準確性時間測量裝置
    • 高准确性时间测量设备
    • TW201721164A
    • 2017-06-16
    • TW105125682
    • 2016-08-12
    • 諾凡爾達艾斯公司NOVELDA AS
    • 蘭德 托爾斯維爾LANDE, TOR SVERRE哈卓斯蘭 哈肯安卓HJORTLAND, HAKON ANDRE
    • G01R31/317G01R31/3193H03K5/06
    • G01R31/31725G01R31/31937H03K5/14
    • 一種用於測量延遲單元的延遲測量裝置,包括:時脈;時脈計數器,其計算時脈週期;數位訊號源,其不相關於時脈;第一偵測器,以偵測進入延遲單元的數位訊號的轉態;第一累加器,以基於第一偵測器的輸出,累加時脈計數器現行值;第二偵測器,以偵測離開延遲單元的數位訊號的轉態;第二累加器,以基於第二偵測器的輸出,累加時脈計數器現行值;測量計數器,以計算通過延遲單元的數位訊號的轉態數目;及計算裝置,以基於第一累加器、第二累加器及測量計數器,計算在數位訊號的轉態通過延遲單元的期間所花費的時脈週期的平均數目。
    • 一种用于测量延迟单元的延迟测量设备,包括:时脉;时脉计数器,其计算时脉周期;数码信号源,其不相关于时脉;第一侦测器,以侦测进入延迟单元的数码信号的转态;第一累加器,以基于第一侦测器的输出,累加时脉计数器现行值;第二侦测器,以侦测离开延迟单元的数码信号的转态;第二累加器,以基于第二侦测器的输出,累加时脉计数器现行值;测量计数器,以计算通过延迟单元的数码信号的转态数目;及计算设备,以基于第一累加器、第二累加器及测量计数器,计算在数码信号的转态通过延迟单元的期间所花费的时脉周期的平均数目。
    • 4. 发明专利
    • 延遲鏈之校正
    • 延迟链之校正
    • TW201421908A
    • 2014-06-01
    • TW102138289
    • 2013-10-23
    • ARM股份有限公司ARM LIMITED
    • 舍貝萊門伊恩西法瑞馬克斯南SUBRAMANIAN, SIVARAMAKRISHNAN庫瑪尼德西KUMAR, NIDHIR舍挐庫史瑞德哈CHERUKU, SRIDHAR
    • H03K5/06
    • H03L7/0812H03K5/131
    • 本文介紹一種可校正延遲鏈,該可校正延遲鏈具有:延遲鏈,該延遲鏈具有複數個延遲級及調整電路系統,該電路系統經配置以回應於輸入值而使複數個延遲級中之每一者之延遲變動。校正電路系統經配置以校正延遲鏈之延遲。校正電路系統包括:校正控制電路系統,用於控制校正及將輸入值供應至調整電路系統;輸出選擇電路系統,該電路系統經配置以選擇來自沿延遲鏈之預定點的輸出;繞過路徑,用於繞過延遲鏈;數位比較器,該數位比較器經配置以比較來自延遲鏈之輸出與來自繞過路徑之輸出;及類比比較器,該類比比較器經配置以比較來自延遲鏈之輸出與來自繞過路徑之輸出。校正控制電路系統經配置以控制輸出選擇電路系統以將來自延遲鏈上之一點之訊號輸出至數位比較器,及按第一速率向第一方向變更進入調整電路系統之輸入值,直至偵測到數位比較器值之輸出值變更。校正控制電路系統經配置以回應於偵測到的數位比較器之輸出值變更,以控制輸出選擇電路系統以將來自延遲鏈上之又一點之訊號輸出至類比比較器,及按第二速率向第二方向變更輸入值,該變更自由該輸入值決定之值開始,數位比較器之輸出值曾變更值至此決定之值,第二速率低於第一速率,自類比比較器輸出之值變更指示提供已校正延遲之輸入值。
    • 本文介绍一种可校正延迟链,该可校正延迟链具有:延迟链,该延迟链具有复数个延迟级及调整电路系统,该电路系统经配置以回应于输入值而使复数个延迟级中之每一者之延迟变动。校正电路系统经配置以校正延迟链之延迟。校正电路系统包括:校正控制电路系统,用于控制校正及将输入值供应至调整电路系统;输出选择电路系统,该电路系统经配置以选择来自沿延迟链之预定点的输出;绕过路径,用于绕过延迟链;数码比较器,该数码比较器经配置以比较来自延迟链之输出与来自绕过路径之输出;及模拟比较器,该模拟比较器经配置以比较来自延迟链之输出与来自绕过路径之输出。校正控制电路系统经配置以控制输出选择电路系统以将来自延迟链上之一点之信号输出至数码比较器,及按第一速率向第一方向变更进入调整电路系统之输入值,直至侦测到数码比较器值之输出值变更。校正控制电路系统经配置以回应于侦测到的数码比较器之输出值变更,以控制输出选择电路系统以将来自延迟链上之又一点之信号输出至模拟比较器,及按第二速率向第二方向变更输入值,该变更自由该输入值决定之值开始,数码比较器之输出值曾变更值至此决定之值,第二速率低于第一速率,自模拟比较器输出之值变更指示提供已校正延迟之输入值。