专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI535210B 具有高度輸入電壓防護的接收器電路以及用以接收輸入信號的方法有权
简体标题：具有高度输入电压防护的接收器电路以及用以接收输入信号的方法
公开(公告)号：TWI535210B
公开(公告)日：2016-05-21
申请号：TW100129098
申请日：2011-08-15
申请人： ARM股份有限公司 , ARM LIMITED
发明人：德威凡迪山迪普 , DWIVEDI, SANDEEP , 庫瑪尼德西 , KUMAR, NIDHIR , 舍挐庫史瑞德哈 , CHERUKU, SRIDHAR
IPC分类号： H03K19/0185
CPC分类号： H03K19/00315 , H03K19/018571

2. 发明专利

TW201328178A 減少量化失真之Ｉ／Ｏ電阻器校準器审中-公开
简体标题：减少量化失真之Ｉ／Ｏ电阻器校准器
公开(公告)号：TW201328178A
公开(公告)日：2013-07-01
申请号：TW101138458
申请日：2012-10-18
申请人： ARM股份有限公司 , ARM LIMITED
发明人：舍挐庫史瑞德哈 , CHERUKU, SRIDHAR , 舍貝萊門伊恩西法瑞馬克斯南 , SUBRAMANIAN, SIVARAMAKRISHNAN , 庫瑪尼德西 , KUMAR, NIDHIR
IPC分类号： H03H11/28 , H03K19/0185
CPC分类号： H04L25/0298 , H04L25/0278
摘要：本發明使用藉由N位元校準值控制的主要電晶體之並聯網路提供晶片外驅動電路4及/或晶粒上終端電路8之校準電路系統42。在校準操作期間，改變N位元校準值直至主要電晶體之組合越過臨限阻抗值為止。修整電晶體52隨後用以決定N位元校準值中的哪個N位元校準值產生最接近所設計臨限阻抗的經組合阻抗。
简体摘要：本发明使用借由N比特校准值控制的主要晶体管之并联网络提供芯片外驱动电路4及/或晶粒上终端电路8之校准电路系统42。在校准操作期间，改变N比特校准值直至主要晶体管之组合越过临限阻抗值为止。修整晶体管52随后用以决定N比特校准值中的哪个N比特校准值产生最接近所设计临限阻抗的经组合阻抗。

3. 发明专利

TWI497911B 提供第一電壓域及第二電壓域間之介面的裝置及方法有权
简体标题：提供第一电压域及第二电压域间之界面的设备及方法
公开(公告)号：TWI497911B
公开(公告)日：2015-08-21
申请号：TW099132222
申请日：2010-09-23
申请人： ARM股份有限公司 , ARM LIMITED
发明人：庫瑪尼德西 , KUMAR, NIDHIR , 卜拉布曼札納沙哥文達 , PRABHU, MANJUNATHA GOVINDA , 舍挐庫史瑞德哈 , CHERUKU, SRIDHAR
IPC分类号： H03K19/0175
CPC分类号： H03K19/018521

4. 发明专利

TW201421908A 延遲鏈之校正审中-公开
简体标题：延迟链之校正
公开(公告)号：TW201421908A
公开(公告)日：2014-06-01
申请号：TW102138289
申请日：2013-10-23
申请人： ARM股份有限公司 , ARM LIMITED
发明人：舍貝萊門伊恩西法瑞馬克斯南 , SUBRAMANIAN, SIVARAMAKRISHNAN , 庫瑪尼德西 , KUMAR, NIDHIR , 舍挐庫史瑞德哈 , CHERUKU, SRIDHAR
IPC分类号： H03K5/06
CPC分类号： H03L7/0812 , H03K5/131
摘要：本文介紹一種可校正延遲鏈，該可校正延遲鏈具有：延遲鏈，該延遲鏈具有複數個延遲級及調整電路系統，該電路系統經配置以回應於輸入值而使複數個延遲級中之每一者之延遲變動。校正電路系統經配置以校正延遲鏈之延遲。校正電路系統包括：校正控制電路系統，用於控制校正及將輸入值供應至調整電路系統；輸出選擇電路系統，該電路系統經配置以選擇來自沿延遲鏈之預定點的輸出；繞過路徑，用於繞過延遲鏈；數位比較器，該數位比較器經配置以比較來自延遲鏈之輸出與來自繞過路徑之輸出；及類比比較器，該類比比較器經配置以比較來自延遲鏈之輸出與來自繞過路徑之輸出。校正控制電路系統經配置以控制輸出選擇電路系統以將來自延遲鏈上之一點之訊號輸出至數位比較器，及按第一速率向第一方向變更進入調整電路系統之輸入值，直至偵測到數位比較器值之輸出值變更。校正控制電路系統經配置以回應於偵測到的數位比較器之輸出值變更，以控制輸出選擇電路系統以將來自延遲鏈上之又一點之訊號輸出至類比比較器，及按第二速率向第二方向變更輸入值，該變更自由該輸入值決定之值開始，數位比較器之輸出值曾變更值至此決定之值，第二速率低於第一速率，自類比比較器輸出之值變更指示提供已校正延遲之輸入值。
简体摘要：本文介绍一种可校正延迟链，该可校正延迟链具有：延迟链，该延迟链具有复数个延迟级及调整电路系统，该电路系统经配置以回应于输入值而使复数个延迟级中之每一者之延迟变动。校正电路系统经配置以校正延迟链之延迟。校正电路系统包括：校正控制电路系统，用于控制校正及将输入值供应至调整电路系统；输出选择电路系统，该电路系统经配置以选择来自沿延迟链之预定点的输出；绕过路径，用于绕过延迟链；数码比较器，该数码比较器经配置以比较来自延迟链之输出与来自绕过路径之输出；及模拟比较器，该模拟比较器经配置以比较来自延迟链之输出与来自绕过路径之输出。校正控制电路系统经配置以控制输出选择电路系统以将来自延迟链上之一点之信号输出至数码比较器，及按第一速率向第一方向变更进入调整电路系统之输入值，直至侦测到数码比较器值之输出值变更。校正控制电路系统经配置以回应于侦测到的数码比较器之输出值变更，以控制输出选择电路系统以将来自延迟链上之又一点之信号输出至模拟比较器，及按第二速率向第二方向变更输入值，该变更自由该输入值决定之值开始，数码比较器之输出值曾变更值至此决定之值，第二速率低于第一速率，自模拟比较器输出之值变更指示提供已校正延迟之输入值。

5. 发明专利

TWI575878B 延遲鏈之校正有权
简体标题：延迟链之校正
公开(公告)号：TWI575878B
公开(公告)日：2017-03-21
申请号：TW102138289
申请日：2013-10-23
申请人： ARM股份有限公司 , ARM LIMITED
发明人：舍貝萊門伊恩西法瑞馬克斯南 , SUBRAMANIAN, SIVARAMAKRISHNAN , 庫瑪尼德西 , KUMAR, NIDHIR , 舍挐庫史瑞德哈 , CHERUKU, SRIDHAR
IPC分类号： H03K5/06
CPC分类号： H03L7/0812 , H03K5/131

6. 发明专利

TW201223153A 具有高度輸入電壓防護的接收器電路 RECEIVER CIRCUIT WITH HIGH INPUT VOLTAGE PROTECTION 审中-公开
简体标题：具有高度输入电压防护的接收器电路 RECEIVER CIRCUIT WITH HIGH INPUT VOLTAGE PROTECTION
公开(公告)号：TW201223153A
公开(公告)日：2012-06-01
申请号：TW100129098
申请日：2011-08-15
申请人： ARM股份有限公司
发明人：德威凡迪山迪普 , 庫瑪尼德西 , 舍挐庫史瑞德哈
IPC分类号： H03K
CPC分类号： H03K19/00315 , H03K19/018571
摘要：茲揭示積體電路2，包含：接收器電路4，用以接收輸入信號PAD及將此輸入信號轉換為輸出信號OUT。導通路徑電路系統14將輸入10耦合至第一節點16。緩衝器電路系統18耦合於第一節點16及輸出端12之間，該輸出端12帶有輸出信號OUT。導通路徑電路系統包含：連接於輸入端10及第一節點16之間之第一PMOS電晶體24及第二PMOS電晶體26。第一NMOS電晶體28連接於輸入端10及第一節點16之間。第二PMOS電晶體26之閘極耦合至輸出端12，以直接接收輸出信號，從而在輸入電壓上升超過一定準位而切換緩衝器電路系統18時，迅速使節點16之充電中斷。
简体摘要：兹揭示集成电路2，包含：接收器电路4，用以接收输入信号PAD及将此输入信号转换为输出信号OUT。导通路径电路系统14将输入10耦合至第一节点16。缓冲器电路系统18耦合于第一节点16及输出端12之间，该输出端12带有输出信号OUT。导通路径电路系统包含：连接于输入端10及第一节点16之间之第一PMOS晶体管24及第二PMOS晶体管26。第一NMOS晶体管28连接于输入端10及第一节点16之间。第二PMOS晶体管26之闸极耦合至输出端12，以直接接收输出信号，从而在输入电压上升超过一定准位而切换缓冲器电路系统18时，迅速使节点16之充电中断。

7. 发明专利

TW201117556A 提供第一電壓域及第二電壓域間之介面的裝置及方法 APPARATUS AND METHOD PROVIDING AN INTERFACE BETWEEN A FIRST VOLTAGE DOMAIN AND A SECOND VOLTAGE DOMAIN 审中-公开
简体标题：提供第一电压域及第二电压域间之界面的设备及方法 APPARATUS AND METHOD PROVIDING AN INTERFACE BETWEEN A FIRST VOLTAGE DOMAIN AND A SECOND VOLTAGE DOMAIN
公开(公告)号：TW201117556A
公开(公告)日：2011-05-16
申请号：TW099132222
申请日：2010-09-23
申请人： ARM股份有限公司
发明人：庫瑪尼德西 , 卜拉布曼札納沙哥文達 , 舍挐庫史瑞德哈
IPC分类号： H03K
CPC分类号： H03K19/018521
摘要：本發明提供在第一和第二電壓域之間的一介面。組態一電壓位準移位器以接收來自該第一電壓域的一輸入訊號，及電壓位準移位該輸入訊號以提供傳遞至該第二電壓域的一輸出訊號。組態一控制訊號產生器以根據來自在該第一電壓域的一控制器之至少一第一電壓域控制訊號，產生一第二電壓域控制訊號。組態電壓位準移位器以當該第二電壓域控制訊號具有第一第一數值時處於一保持狀態，以使得即使當該控制器變為並非由該第一電壓供應主動地驅動時，其輸出訊號保持為常數。組態該電壓位準移位器以當該第二電壓域控制訊號具有一第二數值時處於一傳輸狀態，其中該輸出訊號係根據該輸入訊號。
简体摘要：本发明提供在第一和第二电压域之间的一界面。组态一电压位准移位器以接收来自该第一电压域的一输入信号，及电压位准移位该输入信号以提供传递至该第二电压域的一输出信号。组态一控制信号产生器以根据来自在该第一电压域的一控制器之至少一第一电压域控制信号，产生一第二电压域控制信号。组态电压位准移位器以当该第二电压域控制信号具有第一第一数值时处于一保持状态，以使得即使当该控制器变为并非由该第一电压供应主动地驱动时，其输出信号保持为常数。组态该电压位准移位器以当该第二电压域控制信号具有一第二数值时处于一传输状态，其中该输出信号系根据该输入信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式