专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI603586B 時脈延遲偵測電路有权
简体标题：时脉延迟侦测电路
公开(公告)号：TWI603586B
公开(公告)日：2017-10-21
申请号：TW102138678
申请日：2013-10-25
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：徐榮錫 , SEO, YOUNG SUK
IPC分类号： H03L7/085
CPC分类号： H03L7/085 , H03L7/06 , H03L7/0812 , H03L7/0816

2. 发明专利

TW201706986A 具有低功率軌對軌輸入共同模式範圍的高速感測放大器閂鎖审中-公开
简体标题：具有低功率轨对轨输入共同模式范围的高速传感放大器闩锁
公开(公告)号：TW201706986A
公开(公告)日：2017-02-16
申请号：TW105107604
申请日：2016-03-11
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：都達沃兒潘卡 , DUDULWAR, PANKAJ VINAYAK , 班迪成竹 , BANDI, CHENCHU PUNNARAO , 鄭立群 , TEH, LIP KHOON , 陳達興 , TAN, TAT HIN
IPC分类号： G11C7/06 , G11C5/14
CPC分类号： H04L7/0037 , G11C7/062 , G11C7/065 , G11C7/08 , G11C7/10 , G11C7/106 , G11C7/1078 , G11C11/165 , G11C11/4093 , G11C11/4096 , H03L7/0812 , H04L27/0002
摘要：說明一種裝置，包含：一輸入感測級，用於感測相對於另一信號的一輸入信號；一作決定電路，耦接至輸入感測級，用於判斷輸入信號是否是邏輯低或邏輯高；及一電力管理電路，耦接至輸入感測級及作決定電路，其可操作以監控作決定電路的狀態並用以根據監控的狀態去能輸入感測級。說明一種裝置，包含：一作決定電路，與一輸入感測級整合，其中作決定電路可操作以在時脈信號之相位期間預充電其內部節點；及一閂鎖電路，用以閂鎖作決定電路的輸出。
简体摘要：说明一种设备，包含：一输入传感级，用于传感相对于另一信号的一输入信号；一作决定电路，耦接至输入传感级，用于判断输入信号是否是逻辑低或逻辑高；及一电力管理电路，耦接至输入传感级及作决定电路，其可操作以监控作决定电路的状态并用以根据监控的状态去能输入传感级。说明一种设备，包含：一作决定电路，与一输入传感级集成，其中作决定电路可操作以在时脉信号之相位期间预充电其内部节点；及一闩锁电路，用以闩锁作决定电路的输出。

3. 发明专利

TWI565283B 時脈資料回復電路與方法有权
简体标题：时脉数据回复电路与方法
公开(公告)号：TWI565283B
公开(公告)日：2017-01-01
申请号：TW103135667
申请日：2014-10-15
申请人：創意電子股份有限公司 , GLOBAL UNICHIP CORPORATION , 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：康文柱 , KANG, WENJUH , 陳彥中 , CHEN, YENCHUNG , 潘辰陽 , PAN, CHENYANG
IPC分类号： H04L7/033 , H04L7/04 , H04L1/24 , H04B1/10
CPC分类号： H03L7/10 , H03L7/0812 , H03L7/091 , H04L7/0083 , H04L7/033 , H04L25/00

4. 发明专利

TW201624977A 多相時脈產生审中-公开
简体标题：多相时脉产生
公开(公告)号：TW201624977A
公开(公告)日：2016-07-01
申请号：TW104128167
申请日：2015-08-27
申请人：微軟技術授權有限責任公司 , MICROSOFT TECHNOLOGY LICENSING, LLC
发明人：費德勒艾倫S , FIEDLER, ALAN S.
IPC分类号： H04L29/02
CPC分类号： H03K5/159 , G06F1/04 , H03K5/133 , H03K5/135 , H03K2005/00019 , H03L7/0812
摘要：揭露的實施例關於用於高速I/O電路系統中的多相時脈產生器及資料取樣器。一個被揭露的示例提供一多相時脈產生器，包括具有複數個延遲構件的一延遲線，該延遲線係經配置，以接收一輸入時脈訊號且輸出複數個輸出時脈訊號，該複數個輸出時脈訊號相較於該輸入時脈訊號的一相位而言具有不同的相位。多相位時脈產生器更包括一控制電路，係經配置以至少部分地基於沿該延遲線在一或更多個位置處輸出之一或更多個輸出時脈訊號的上升邊緣及下降邊緣，來控制該延遲線。
简体摘要：揭露的实施例关于用于高速I/O电路系统中的多相时脉产生器及数据采样器。一个被揭露的示例提供一多相时脉产生器，包括具有复数个延迟构件的一延迟线，该延迟线系经配置，以接收一输入时脉信号且输出复数个输出时脉信号，该复数个输出时脉信号相较于该输入时脉信号的一相位而言具有不同的相位。多相位时脉产生器更包括一控制电路，系经配置以至少部分地基于沿该延迟线在一或更多个位置处输出之一或更多个输出时脉信号的上升边缘及下降边缘，来控制该延迟线。

5. 发明专利

TWI494946B 設置在記憶體裝置中且具有寬頻應用特性的延遲鎖定迴路系統以及動態改變設置在記憶體裝置中且具有寬頻應用特性之延遲鎖定迴路系統中的延遲電路的供應電壓的方法有权
简体标题：设置在内存设备中且具有宽带应用特性的延迟锁定回路系统以及动态改变设置在内存设备中且具有宽带应用特性之延迟锁定回路系统中的延迟电路的供应电压的方法
公开(公告)号：TWI494946B
公开(公告)日：2015-08-01
申请号：TW102119964
申请日：2013-06-05
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORP.
发明人：藩約翰 T , PHAN, JOHN T.
IPC分类号： G11C7/22 , G11C8/18 , H03L7/08
CPC分类号： G11C8/18 , G11C7/22 , H03L7/0812

6. 发明专利

TWI472213B 串連半導體裝置中用於時脈信號同步化之方法及設備有权
简体标题：串连半导体设备中用于时脉信号同步化之方法及设备
公开(公告)号：TWI472213B
公开(公告)日：2015-02-01
申请号：TW097105903
申请日：2008-02-20
申请人：考文森智財管理公司 , CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.
发明人：吳學俊 , OH, HAKJUNE
IPC分类号： H04L7/04 , H03L7/08 , G06F1/12
CPC分类号： G11C19/00 , G06F1/10 , H03L7/0812

7. 发明专利

TW201421908A 延遲鏈之校正审中-公开
简体标题：延迟链之校正
公开(公告)号：TW201421908A
公开(公告)日：2014-06-01
申请号：TW102138289
申请日：2013-10-23
申请人： ARM股份有限公司 , ARM LIMITED
发明人：舍貝萊門伊恩西法瑞馬克斯南 , SUBRAMANIAN, SIVARAMAKRISHNAN , 庫瑪尼德西 , KUMAR, NIDHIR , 舍挐庫史瑞德哈 , CHERUKU, SRIDHAR
IPC分类号： H03K5/06
CPC分类号： H03L7/0812 , H03K5/131
摘要：本文介紹一種可校正延遲鏈，該可校正延遲鏈具有：延遲鏈，該延遲鏈具有複數個延遲級及調整電路系統，該電路系統經配置以回應於輸入值而使複數個延遲級中之每一者之延遲變動。校正電路系統經配置以校正延遲鏈之延遲。校正電路系統包括：校正控制電路系統，用於控制校正及將輸入值供應至調整電路系統；輸出選擇電路系統，該電路系統經配置以選擇來自沿延遲鏈之預定點的輸出；繞過路徑，用於繞過延遲鏈；數位比較器，該數位比較器經配置以比較來自延遲鏈之輸出與來自繞過路徑之輸出；及類比比較器，該類比比較器經配置以比較來自延遲鏈之輸出與來自繞過路徑之輸出。校正控制電路系統經配置以控制輸出選擇電路系統以將來自延遲鏈上之一點之訊號輸出至數位比較器，及按第一速率向第一方向變更進入調整電路系統之輸入值，直至偵測到數位比較器值之輸出值變更。校正控制電路系統經配置以回應於偵測到的數位比較器之輸出值變更，以控制輸出選擇電路系統以將來自延遲鏈上之又一點之訊號輸出至類比比較器，及按第二速率向第二方向變更輸入值，該變更自由該輸入值決定之值開始，數位比較器之輸出值曾變更值至此決定之值，第二速率低於第一速率，自類比比較器輸出之值變更指示提供已校正延遲之輸入值。
简体摘要：本文介绍一种可校正延迟链，该可校正延迟链具有：延迟链，该延迟链具有复数个延迟级及调整电路系统，该电路系统经配置以回应于输入值而使复数个延迟级中之每一者之延迟变动。校正电路系统经配置以校正延迟链之延迟。校正电路系统包括：校正控制电路系统，用于控制校正及将输入值供应至调整电路系统；输出选择电路系统，该电路系统经配置以选择来自沿延迟链之预定点的输出；绕过路径，用于绕过延迟链；数码比较器，该数码比较器经配置以比较来自延迟链之输出与来自绕过路径之输出；及模拟比较器，该模拟比较器经配置以比较来自延迟链之输出与来自绕过路径之输出。校正控制电路系统经配置以控制输出选择电路系统以将来自延迟链上之一点之信号输出至数码比较器，及按第一速率向第一方向变更进入调整电路系统之输入值，直至侦测到数码比较器值之输出值变更。校正控制电路系统经配置以回应于侦测到的数码比较器之输出值变更，以控制输出选择电路系统以将来自延迟链上之又一点之信号输出至模拟比较器，及按第二速率向第二方向变更输入值，该变更自由该输入值决定之值开始，数码比较器之输出值曾变更值至此决定之值，第二速率低于第一速率，自模拟比较器输出之值变更指示提供已校正延迟之输入值。

8. 发明专利

TWI415393B 延遲鎖定迴路／鎖相迴路中之相移失效
简体标题：延迟锁定回路／锁相回路中之相移
公开(公告)号：TWI415393B
公开(公告)日：2013-11-11
申请号：TW097130066
申请日：2008-01-29
申请人：摩賽德科技股份有限公司 , MOSAID TECHNOLOGIES INCORPORATED
发明人：梅輝同 , MAI, HUY TUONG , 布魯斯米勒 , MILLAR, BRUCE
IPC分类号： H03L7/08 , H03K5/135 , H03K5/14 , H03L7/089 , H03L7/099
CPC分类号： H03K5/14 , H03K5/135 , H03K2005/00286 , H03L7/0812 , H03L7/085 , H03L7/089 , H03L7/0891 , H03L7/0898

9. 发明专利

TWI410791B 用以傳送及接收複數個資料位元的裝置與方法有权
简体标题：用以发送及接收复数个数据比特的设备与方法
公开(公告)号：TWI410791B
公开(公告)日：2013-10-01
申请号：TW098109295
申请日：2009-03-20
申请人：安南帕斯公司 , ANAPASS INC.
发明人：李龍宰 , LEE, YONG JAE
IPC分类号： G06F11/07
CPC分类号： H04L7/033 , H03L7/0812 , H03L7/089 , H03L7/0995 , H04L7/0066 , H04L7/0083 , H04L25/45 , H04L25/4904

10. 发明专利

TWI401695B 訊號調整系統與訊號調整方法有权
简体标题：信号调整系统与信号调整方法
公开(公告)号：TWI401695B
公开(公告)日：2013-07-11
申请号：TW098102933
申请日：2009-01-23
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORP.
发明人：鄭文昌 , CHENG, WEN CHANG , 張全仁 , CHANG, CHUAN JEN
IPC分类号： G11C7/22 , G11C11/4076
CPC分类号： H03L7/0812

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式