会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 9. 发明专利
    • 高密度三度空間半導體晶粒封裝 HIGH DENSITY THREE DIMENSIONAL SEMICONDUCTOR DIE PACKAGE
    • 高密度三度空间半导体晶粒封装 HIGH DENSITY THREE DIMENSIONAL SEMICONDUCTOR DIE PACKAGE
    • TW200729448A
    • 2007-08-01
    • TW095140456
    • 2006-11-01
    • 桑迪士克股份有限公司 SANDISK CORPORATION
    • 奇門 育 YU, CHEEMEN廖智清 LIAO, CHIH CHIN漢 塔奇爾 TAKIAR, HEM
    • H01L
    • H01L25/0657G11C5/02G11C5/04G11C5/143G11C8/12H01L21/485H01L23/5382H01L25/50H01L2225/06527H01L2225/06579H01L2924/0002H01L2924/00
    • 本發明揭示一種半導體封裝,其包括在堆疊及接合基板層(例如捲帶自動接合製程中的聚醯亞胺捲帶)上固定的複數個半導體晶粒。該捲帶具有在其上所形成的複數個重複跡線及接觸墊圖案。該等跡線在該基板之個別頂部及底部表面上各包括對齊互連墊,用於在已從該基板切斷該等圖案、對齊並堆疊之後,將一圖案之該等跡線接合至另一圖案之該等跡線。半導體晶粒(例如快閃記憶體)及一控制器晶粒係固定於該基板上的該等個別圖案之該等跡線上。為了使該控制器晶粒在該堆疊內唯一定址一特定快閃記憶體晶粒,在支撐該記憶體晶粒之各基板上的一組跡線係用作位址接針並相對於其他基板上的該等跡線之佈局以一唯一佈局來加以衝孔。藉由向一基板上的各快閃記憶體半導體晶粒提供一唯一位址跡線佈局,該控制器晶粒可選擇性地定址各記憶體晶粒。
    • 本发明揭示一种半导体封装,其包括在堆栈及接合基板层(例如卷带自动接合制程中的聚酰亚胺卷带)上固定的复数个半导体晶粒。该卷带具有在其上所形成的复数个重复迹线及接触垫图案。该等迹线在该基板之个别顶部及底部表面上各包括对齐互连垫,用于在已从该基板切断该等图案、对齐并堆栈之后,将一图案之该等迹线接合至另一图案之该等迹线。半导体晶粒(例如闪存)及一控制器晶粒系固定于该基板上的该等个别图案之该等迹在线。为了使该控制器晶粒在该堆栈内唯一寻址一特定闪存晶粒,在支撑该内存晶粒之各基板上的一组迹线系用作位址接针并相对于其他基板上的该等迹线之布局以一唯一布局来加以冲孔。借由向一基板上的各闪存半导体晶粒提供一唯一位址迹线布局,该控制器晶粒可选择性地寻址各内存晶粒。