专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201814540A 提供資料存取的原子集的裝置及方法审中-公开
简体标题：提供数据存取的原子集的设备及方法
公开(公告)号：TW201814540A
公开(公告)日：2018-04-16
申请号：TW106130093
申请日：2017-09-04
申请人： ARM股份有限公司 , ARM LIMITED
发明人：派克傑森 , PARKER, JASON , 巴納斯葛雷莫彼德 , BARNES, GRAEME PETER
IPC分类号： G06F13/16 , G06F12/0802 , G06F3/06
CPC分类号： G06F12/0815 , G06F12/1441 , G06F12/145 , G06F2212/1024 , G06F2212/1052
摘要：資料處理裝置2包括用於儲存要存取的資料項目的快取記憶體8。一致性控制電路系統20控制儲存在快取記憶體內的資料項目及儲存在快取記憶體外面的資料項目的一或更多個其他複本之間的一致性。資料存取緩存器6緩存對於儲存在快取記憶體內的各別資料項目進行的複數個資料存取行為。存取控制電路系統20回應於由一致性控制電路系統所管理的該複數個資料項目的一致性狀態，在原子資料存取行為集開始之前確保所有這些資料項目的一致性狀態容許在快取記憶體內執行資料存取行為原子集中的所有資料存取行為，該複數個資料項目要經受要作為資料存取行為原子集而原子地一起執行的資料存取操作。
简体摘要：数据处理设备2包括用于存储要存取的数据项目的高速缓存8。一致性控制电路系统20控制存储在高速缓存内的数据项目及存储在高速缓存外面的数据项目的一或更多个其他复本之间的一致性。数据存取缓存器6缓存对于存储在高速缓存内的各别数据项目进行的复数个数据存取行为。存取控制电路系统20回应于由一致性控制电路系统所管理的该复数个数据项目的一致性状态，在原子数据存取行为集开始之前确保所有这些数据项目的一致性状态容许在高速缓存内运行数据存取行为原子集中的所有数据存取行为，该复数个数据项目要经受要作为数据存取行为原子集而原子地一起运行的数据存取操作。

2. 发明专利

TW201800948A 提取資料至具保證完成指示快取階之處理器、方法、系統及指令审中-公开
简体标题：提取数据至具保证完成指示缓存阶之处理器、方法、系统及指令
公开(公告)号：TW201800948A
公开(公告)日：2018-01-01
申请号：TW106106229
申请日：2017-02-23
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：科爾曼詹姆斯 , COLEMAN, JAMES A. , 艾倫蘭諾菲立普 , ARELLANO, PHILIP C. , 卓恩蓋瑞特 , DROWN, GARRETT
IPC分类号： G06F12/0811 , G06F12/0862 , G06F9/50
CPC分类号： G06F9/3802 , G06F9/3016 , G06F12/0862 , G06F12/0875 , G06F2212/1024 , G06F2212/452 , G06F2212/6028
摘要：一形態之處理器包括於複數不同快取階上之複數快取。該處理器亦包括解碼單元，用以解碼提取指令。該提取指令係用以指示記憶體位置之位址資訊，及該提取指令係用以指示該些複數不同快取階之一快取階。該處理器亦包括快取控制器，其係與該解碼單元耦合、及與該指示快取階上之快取耦合。該快取控制器係回應於該提取指令以將與該記憶體位置關聯的資料儲存於該快取中，其中該提取指令被架構地保證被完成。其他的處理器、方法、系統、及儲存指令之機器可讀取儲存媒體亦被揭露。
简体摘要：一形态之处理器包括于复数不同缓存阶上之复数缓存。该处理器亦包括译码单元，用以译码提取指令。该提取指令系用以指示内存位置之位址信息，及该提取指令系用以指示该些复数不同缓存阶之一缓存阶。该处理器亦包括缓存控制器，其系与该译码单元耦合、及与该指示缓存阶上之缓存耦合。该缓存控制器系回应于该提取指令以将与该内存位置关联的数据存储于该缓存中，其中该提取指令被架构地保证被完成。其他的处理器、方法、系统、及存储指令之机器可读取存储媒体亦被揭露。

3. 发明专利

TWI607377B 於脈絡之間共享轉譯後備緩衝區對映之方法、處理器和系統有权
简体标题：于脉络之间共享转译后备缓冲区映射之方法、处理器和系统
公开(公告)号：TWI607377B
公开(公告)日：2017-12-01
申请号：TW101149319
申请日：2012-12-22
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：坎斯強納森 , COMBS, JONATHAN D. , 布蘭特傑森 , BRANDT, JASON W. , 夏芬班傑明 , CHAFFIN, BENJAMIN C. , 賈戈朱利歐 , GAGO, JULIO
IPC分类号： G06F9/32 , G06F9/38 , G06F9/46
CPC分类号： G06F9/3814 , G06F9/3851 , G06F12/0842 , G06F12/1036 , G06F2212/1024 , G06F2212/657

4. 发明专利

TW201737250A 用於快取操作之裝置及方法审中-公开
简体标题：用于缓存操作之设备及方法
公开(公告)号：TW201737250A
公开(公告)日：2017-10-16
申请号：TW106110040
申请日：2017-03-24
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：威爾庫克傑瑞米亞 J , WILLCOCK, JEREMIAH J. , 墨菲理查 C , MURPHY, RICHARD C.
IPC分类号： G11C7/08
CPC分类号： G06F12/0871 , G06F12/0215 , G06F12/0873 , G06F12/0893 , G06F15/7821 , G06F2212/1024 , G06F2212/1028 , G11C7/065 , G11C7/1006 , G11C11/403 , G11C11/4091 , G11C11/4093 , G11C11/4094 , G11C11/4096 , G11C2207/002 , G11C2207/005 , G11C2211/4013
摘要：本發明包含用於快取操作之裝置及方法。一實例性裝置包含一記憶體器件，其包含記憶體胞之複數個子陣列，其中該複數個子陣列包含各自複數個子陣列之一第一子集及該各自複數個子陣列之一第二子集。該記憶體器件包含耦合至該第一子集之感測電路，該感測電路包含一感測放大器及一運算組件。該第一子集經組態為用於對自該第二子集移動之資料執行操作之一快取記憶體。該裝置亦包含經組態以導引自該第二子集中之一子陣列至該第一子集中之一子陣列之一資料值之一第一移動的一快取控制器。
简体摘要：本发明包含用于缓存操作之设备及方法。一实例性设备包含一内存器件，其包含内存胞之复数个子数组，其中该复数个子数组包含各自复数个子数组之一第一子集及该各自复数个子数组之一第二子集。该内存器件包含耦合至该第一子集之传感电路，该传感电路包含一传感放大器及一运算组件。该第一子集经组态为用于对自该第二子集移动之数据运行操作之一高速缓存。该设备亦包含经组态以导引自该第二子集中之一子数组至该第一子集中之一子数组之一数据值之一第一移动的一缓存控制器。

5. 发明专利

TW201734820A 在基於處理器之系統中之記憶體中之壓縮記憶體線之優先級存取审中-公开
简体标题：在基于处理器之系统中之内存中之压缩内存线之优先级存取
公开(公告)号：TW201734820A
公开(公告)日：2017-10-01
申请号：TW106105193
申请日：2017-02-17
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：瓦倫蘇拉安德斯艾拉瓊卓歐波度斯 , VALENZUELA, ANDRES ALEJANDRO OPORTUS , 安薩里艾明 , ANSARI, AMIN , 辛尼爾李察 , SENIOR, RICHARD , 耿聶彥 , GENG, NIEYAN , 賈納卡瑞曼亞南德 , JANAKIRAMAN, ANAND , 查哈伯瑞古汎達辛格 , CHHABRA, GURVINDER SINGH
IPC分类号： G06F13/18 , G06F13/14
CPC分类号： G06F3/0611 , G06F3/0626 , G06F3/0659 , G06F3/0661 , G06F3/0665 , G06F3/0673 , G06F12/023 , G06F12/0284 , G06F12/0615 , G06F12/0897 , G06F2212/1016 , G06F2212/1024 , G06F2212/1041 , G06F2212/1044 , G06F2212/1056 , G06F2212/152 , G06F2212/401 , G06F2212/65
摘要：所揭示態樣係關於一種對一基於處理器之系統中的經壓縮記憶體線之基於優先級的存取。在一態樣中，該基於處理器之系統中之一記憶體存取裝置接收對於記憶體之一讀取存取請求。若該讀取存取請求為較高優先級，則該記憶體存取裝置將該讀取存取請求之邏輯記憶體位址用作實體記憶體位址以存取該經壓縮記憶體線。然而，若該讀取存取請求為較低優先級，則該記憶體存取裝置將該讀取存取請求之該邏輯記憶體位址轉譯成藉由對較高優先級線之壓縮所留下的記憶體空間中之一或多個實體記憶體位址。以此方式，藉由移除發現及存取經壓縮記憶體線另外所需的一間接層階來改良較高優先級經壓縮記憶體存取之效率。
简体摘要：所揭示态样系关于一种对一基于处理器之系统中的经压缩内存线之基于优先级的存取。在一态样中，该基于处理器之系统中之一内存存取设备接收对于内存之一读取存取请求。若该读取存取请求为较高优先级，则该内存存取设备将该读取存取请求之逻辑内存位址用作物理内存位址以存取该经压缩内存线。然而，若该读取存取请求为较低优先级，则该内存存取设备将该读取存取请求之该逻辑内存位址转译成借由对较高优先级线之压缩所留下的内存空间中之一或多个物理内存位址。以此方式，借由移除发现及存取经压缩内存线另外所需的一间接层阶来改良较高优先级经压缩内存存取之效率。

6. 发明专利

TW201732616A 用於固態裝置之多個位址暫存器之設備及方法审中-公开
简体标题：用于固态设备之多个位址寄存器之设备及方法
公开(公告)号：TW201732616A
公开(公告)日：2017-09-16
申请号：TW106105443
申请日：2017-02-18
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：鄭周永 , JUNG, JUYOUNG
IPC分类号： G06F13/16 , G06F12/02
CPC分类号： G06F3/0658 , G06F3/0604 , G06F3/061 , G06F3/0647 , G06F3/0656 , G06F3/0661 , G06F3/0679 , G06F3/0685 , G06F3/0688 , G06F12/0802 , G06F12/0866 , G06F12/0888 , G06F2212/1024 , G06F2212/1048 , G06F2212/214
摘要：本發明包含與用於一固態裝置(SSD)之多個位址暫存器有關之設備、系統及方法。一種實例性設備包含：一控制器，其包含複數個基址暫存器(BAR)，每一BAR包含一相同記憶體資源中用於資料儲存之相同位址；及一SSD，其包含相同記憶體資源。
简体摘要：本发明包含与用于一固态设备(SSD)之多个位址寄存器有关之设备、系统及方法。一种实例性设备包含：一控制器，其包含复数个基址寄存器(BAR)，每一BAR包含一相同内存资源中用于数据存储之相同位址；及一SSD，其包含相同内存资源。

7. 发明专利

TWI590047B 包含線性位址重映射邏輯的記憶體系統以及系統晶片有权
简体标题：包含线性位址重映射逻辑的内存系统以及系统芯片
公开(公告)号：TWI590047B
公开(公告)日：2017-07-01
申请号：TW102117974
申请日：2013-05-22
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：趙東植 , CHO, DONGSIK
IPC分类号： G06F12/02
CPC分类号： G06F3/0634 , G06F3/0604 , G06F3/0611 , G06F3/0625 , G06F3/0638 , G06F3/0673 , G06F3/0683 , G06F12/0607 , G06F12/0646 , G06F13/4282 , G06F15/781 , G06F2212/1016 , G06F2212/1024 , G06F2212/1028 , Y02D10/13 , Y02D10/14 , Y02D10/151

8. 发明专利

TW201618117A 診斷快取記憶體回寫之處理器及其操作方法、以及利用其操作方法控制處理器之電腦程式產品审中-公开
简体标题：诊断高速缓存回写之处理器及其操作方法、以及利用其操作方法控制处理器之电脑进程产品
公开(公告)号：TW201618117A
公开(公告)日：2016-05-16
申请号：TW104130947
申请日：2015-09-18
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：虎克羅德尼E , HOOKER, RODNEY E. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN , 瑞德道格拉斯R , REED, DOUGLAS R. , 陳傑森 , CHEN, JASON
IPC分类号： G11C29/04 , G06F12/08
CPC分类号： G11C29/38 , G06F12/0804 , G06F12/0811 , G06F12/0833 , G06F12/084 , G06F12/0842 , G06F12/0857 , G06F12/0864 , G06F2212/1024 , G06F2212/6042 , G11C29/44
摘要：本發明提供之處理器包含具有複數個快取項目之一快取記憶體。各快取項目存有一快取列之資料、該快取列之一狀態與一標籤。該快取記憶體包含一引擎。該引擎包含一個或多個有限狀態機。該處理器亦包含用以連接一匯流排之一介面。回應於一架構回寫與無效指令，該處理器透過該匯流排自該快取記憶體回寫複數個修改過的快取列至該系統記憶體，並無效該快取記憶體之該複數個快取項目之狀態。回應於被指示針對該複數個快取項目中之各快取項目執行一快取診斷操作，該引擎將該些快取項目之狀態與標籤寫至該匯流排且並未無效該些快取項目之狀態。
简体摘要：本发明提供之处理器包含具有复数个缓存项目之一高速缓存。各缓存项目存有一缓存列之数据、该缓存列之一状态与一标签。该高速缓存包含一发动机。该发动机包含一个或多个有限状态机。该处理器亦包含用以连接一总线之一界面。回应于一架构回写与无效指令，该处理器透过该总线自该高速缓存回写复数个修改过的缓存列至该系统内存，并无效该高速缓存之该复数个缓存项目之状态。回应于被指示针对该复数个缓存项目中之各缓存项目运行一缓存诊断操作，该发动机将该些缓存项目之状态与标签写至该总线且并未无效该些缓存项目之状态。

9. 发明专利

TW201617890A 無區域性提示向量記憶體存取之處理器、方法、系統與指令审中-公开
简体标题：无局部提示矢量内存存取之处理器、方法、系统与指令
公开(公告)号：TW201617890A
公开(公告)日：2016-05-16
申请号：TW104118928
申请日：2015-06-11
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：休斯克里斯多夫 , HUGHES, CHRISTOPHER
IPC分类号： G06F12/08 , G06F9/30 , G06F15/80
CPC分类号： G06F12/0877 , G06F9/30 , G06F9/30036 , G06F12/0811 , G06F12/0862 , G06F12/0897 , G06F15/8069 , G06F2212/1016 , G06F2212/1024 , G06F2212/27 , G06F2212/283 , G06F2212/6028
摘要：處理器的一態樣包含眾多緊縮資料暫存器、以及解碼單元以解碼無區域性提示向量記憶體存取指令。無區域提示向量記憶體存取指令標示會具有源緊縮記憶體索引之眾多緊縮資料暫存器的緊縮資料暫存器。源緊縮記憶體索引具有眾多記憶體索引。無區域性提示向量記憶體存取指令會提供無區域性提示給處理器以用於要依記憶體索引被存取的資料元。處理器也包含與解碼單元以及眾多緊縮資料暫存器耦合的執行單元。執行單元會存取位於根據記憶體索引的記憶體位置之資料元，以回應無區域性提示向量記憶體存取指令。
简体摘要：处理器的一态样包含众多紧缩数据寄存器、以及译码单元以译码无局部提示矢量内存存取指令。无区域提示矢量内存存取指令标示会具有源紧缩内存索引之众多紧缩数据寄存器的紧缩数据寄存器。源紧缩内存索引具有众多内存索引。无局部提示矢量内存存取指令会提供无局部提示给处理器以用于要依内存索引被存取的数据元。处理器也包含与译码单元以及众多紧缩数据寄存器耦合的运行单元。运行单元会存取位于根据内存索引的内存位置之数据元，以回应无局部提示矢量内存存取指令。

10. 发明专利

TW201617888A 快取記憶體結構审中-公开
简体标题：高速缓存结构
公开(公告)号：TW201617888A
公开(公告)日：2016-05-16
申请号：TW104117830
申请日：2015-06-02
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：沃克羅伯特M , WALKER, ROBERT M.
IPC分类号： G06F12/08
CPC分类号： G06F12/0882 , G06F12/0215 , G06F12/0844 , G06F12/0864 , G06F12/0866 , G06F12/0893 , G06F2212/1021 , G06F2212/1024 , G06F2212/221 , G06F2212/222 , G06F2212/3042 , G06F2212/305 , Y02D10/13
摘要：本發明包含用於一快取記憶體結構之設備及方法。包含根據本發明之一快取記憶體結構之一實例性設備可包含：一記憶體單元陣列，其經組態以每記憶體單元頁儲存多個快取記憶體項目；及感測電路，其經組態以決定對應於來自一快取記憶體控制器之一請求之快取記憶體資料是否位於對應於該請求的該陣列中之一位置處，且將指示快取記憶體資料是否位於對應於該請求的該陣列中之該位置處之一回應傳回至該快取記憶體控制器。
简体摘要：本发明包含用于一高速缓存结构之设备及方法。包含根据本发明之一高速缓存结构之一实例性设备可包含：一内存单元数组，其经组态以每内存单元页存储多个高速缓存项目；及传感电路，其经组态以决定对应于来自一高速缓存控制器之一请求之高速缓存数据是否位于对应于该请求的该数组中之一位置处，且将指示高速缓存数据是否位于对应于该请求的该数组中之该位置处之一回应传回至该高速缓存控制器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式