专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI576760B 微處理器及其管理性能和功率消耗的方法有权
简体标题：微处理器及其管理性能和功率消耗的方法
公开(公告)号：TWI576760B
公开(公告)日：2017-04-01
申请号：TW103143425
申请日：2014-12-12
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：亨利 G 葛蘭 , HENRY, G. GLENN , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN
IPC分类号： G06F5/06 , G06F1/32
CPC分类号： G06F12/0891 , G06F1/3243 , G06F9/50 , G06F12/0842 , G06F12/0864 , G06F12/0893 , G06F2212/6082 , Y02D10/152 , Y02D50/20

2. 发明专利

TW201545165A 向積體電路提供配置資料的裝置和方法审中-公开
简体标题：向集成电路提供配置数据的设备和方法
公开(公告)号：TW201545165A
公开(公告)日：2015-12-01
申请号：TW103141343
申请日：2014-11-28
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：亨利 G 葛蘭 , HENRY, G. GLENN , 詹弟尼斯K , JAIN, DINESH K. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN
IPC分类号： G11C17/16 , G06F12/08
摘要：一種包括熔絲陣列和多個核心的裝置。熔絲陣列利用壓縮的資料來程式設計。多個核心中的每一個在上電/重置之後存取熔絲陣列，以讀取和解壓縮壓縮的資料，並且在耦合到多個核心中的每一個的儲存裝置中儲存用於在多個核心中的每一個內的一個或者多個快取記憶體記憶體的解壓縮的資料集合。多個核心中的每一個具有重置邏輯和睡眠邏輯。重置邏輯採用解壓縮的資料集合來在上電/重置之後初始化一個或者多個快取記憶體記憶體。睡眠邏輯確定在功率選通事件之後恢復功率，並且隨後存取儲存裝置，以檢索和採用解壓縮的資料集合，來在功率選通事件之後初始化一個或者多個快取記憶體記憶體。
简体摘要：一种包括熔丝数组和多个内核的设备。熔丝数组利用压缩的数据来编程。多个内核中的每一个在上电/重置之后存取熔丝数组，以读取和解压缩压缩的数据，并且在耦合到多个内核中的每一个的存储设备中存储用于在多个内核中的每一个内的一个或者多个高速缓存内存的解压缩的数据集合。多个内核中的每一个具有重置逻辑和睡眠逻辑。重置逻辑采用解压缩的数据集合来在上电/重置之后初始化一个或者多个高速缓存内存。睡眠逻辑确定在功率选通事件之后恢复功率，并且随后存取存储设备，以检索和采用解压缩的数据集合，来在功率选通事件之后初始化一个或者多个高速缓存内存。

3. 发明专利

TW201530428A 微處理器及其管理性能和功率消耗的方法审中-公开
简体标题：微处理器及其管理性能和功率消耗的方法
公开(公告)号：TW201530428A
公开(公告)日：2015-08-01
申请号：TW103143425
申请日：2014-12-12
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：亨利 G 葛蘭 , HENRY, G. GLENN , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN
IPC分类号： G06F5/06 , G06F1/32
CPC分类号： G06F12/0891 , G06F1/3243 , G06F9/50 , G06F12/0842 , G06F12/0864 , G06F12/0893 , G06F2212/6082 , Y02D10/152 , Y02D50/20
摘要：一種微處理器包括快取記憶體和控制模組。所述控制模組使得快取記憶體的尺寸變為零，並且隨後使得快取記憶體的尺寸在零和快取記憶體的全尺寸之間，在使得所述尺寸在零和全尺寸之間之後，對從快取記憶體逐出的數量進行計數，以及當逐出的數量達到逐出的預定數量時，增加所述尺寸。替代地，微處理器包括：多個核，其每個都具有第一快取記憶體；由核共用的第二快取記憶體；以及控制模組。所述控制模組使得所有的核睡眠，並且使得第二快取記憶體的尺寸變為零，並且接收喚醒所述核中的一個的命令。所述控制模組在接收所述命令之後，對從喚醒的核的第一快取記憶體逐出的數量進行計數，並且當逐出的數量達到逐出的預定數量時，使得所述第二快取記憶體的尺寸變為非零。
简体摘要：一种微处理器包括高速缓存和控制模块。所述控制模块使得高速缓存的尺寸变为零，并且随后使得高速缓存的尺寸在零和高速缓存的全尺寸之间，在使得所述尺寸在零和全尺寸之间之后，对从高速缓存逐出的数量进行计数，以及当逐出的数量达到逐出的预定数量时，增加所述尺寸。替代地，微处理器包括：多个核，其每个都具有第一高速缓存；由核共享的第二高速缓存；以及控制模块。所述控制模块使得所有的核睡眠，并且使得第二高速缓存的尺寸变为零，并且接收唤醒所述核中的一个的命令。所述控制模块在接收所述命令之后，对从唤醒的核的第一高速缓存逐出的数量进行计数，并且当逐出的数量达到逐出的预定数量时，使得所述第二高速缓存的尺寸变为非零。

4. 发明专利

TWI578327B 診斷快取記憶體回寫之處理器及其操作方法、以及利用其操作方法控制處理器之電腦程式產品有权
简体标题：诊断高速缓存回写之处理器及其操作方法、以及利用其操作方法控制处理器之电脑进程产品
公开(公告)号：TWI578327B
公开(公告)日：2017-04-11
申请号：TW104130947
申请日：2015-09-18
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：虎克羅德尼E , HOOKER, RODNEY E. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN , 瑞德道格拉斯R , REED, DOUGLAS R. , 陳傑森 , CHEN, JASON
IPC分类号： G11C29/04 , G06F12/08
CPC分类号： G11C29/38 , G06F12/0804 , G06F12/0811 , G06F12/0833 , G06F12/084 , G06F12/0842 , G06F12/0857 , G06F12/0864 , G06F2212/1024 , G06F2212/6042 , G11C29/44

5. 发明专利

TWI524352B 向積體電路提供配置資料的裝置和方法有权
简体标题：向集成电路提供配置数据的设备和方法
公开(公告)号：TWI524352B
公开(公告)日：2016-03-01
申请号：TW103141345
申请日：2014-11-28
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：亨利 G 葛蘭 , HENRY, G. GLENN , 詹弟尼斯K , JAIN, DINESH K. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN
IPC分类号： G11C17/16 , G06F12/08

6. 发明专利

TW201618117A 診斷快取記憶體回寫之處理器及其操作方法、以及利用其操作方法控制處理器之電腦程式產品审中-公开
简体标题：诊断高速缓存回写之处理器及其操作方法、以及利用其操作方法控制处理器之电脑进程产品
公开(公告)号：TW201618117A
公开(公告)日：2016-05-16
申请号：TW104130947
申请日：2015-09-18
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：虎克羅德尼E , HOOKER, RODNEY E. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN , 瑞德道格拉斯R , REED, DOUGLAS R. , 陳傑森 , CHEN, JASON
IPC分类号： G11C29/04 , G06F12/08
CPC分类号： G11C29/38 , G06F12/0804 , G06F12/0811 , G06F12/0833 , G06F12/084 , G06F12/0842 , G06F12/0857 , G06F12/0864 , G06F2212/1024 , G06F2212/6042 , G11C29/44
摘要：本發明提供之處理器包含具有複數個快取項目之一快取記憶體。各快取項目存有一快取列之資料、該快取列之一狀態與一標籤。該快取記憶體包含一引擎。該引擎包含一個或多個有限狀態機。該處理器亦包含用以連接一匯流排之一介面。回應於一架構回寫與無效指令，該處理器透過該匯流排自該快取記憶體回寫複數個修改過的快取列至該系統記憶體，並無效該快取記憶體之該複數個快取項目之狀態。回應於被指示針對該複數個快取項目中之各快取項目執行一快取診斷操作，該引擎將該些快取項目之狀態與標籤寫至該匯流排且並未無效該些快取項目之狀態。
简体摘要：本发明提供之处理器包含具有复数个缓存项目之一高速缓存。各缓存项目存有一缓存列之数据、该缓存列之一状态与一标签。该高速缓存包含一发动机。该发动机包含一个或多个有限状态机。该处理器亦包含用以连接一总线之一界面。回应于一架构回写与无效指令，该处理器透过该总线自该高速缓存回写复数个修改过的缓存列至该系统内存，并无效该高速缓存之该复数个缓存项目之状态。回应于被指示针对该复数个缓存项目中之各缓存项目运行一缓存诊断操作，该发动机将该些缓存项目之状态与标签写至该总线且并未无效该些缓存项目之状态。

7. 发明专利

TWI532049B 向積體電路提供配置資料的裝置和方法有权
简体标题：向集成电路提供配置数据的设备和方法
公开(公告)号：TWI532049B
公开(公告)日：2016-05-01
申请号：TW103141343
申请日：2014-11-28
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：亨利 G 葛蘭 , HENRY, G. GLENN , 詹弟尼斯K , JAIN, DINESH K. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN
IPC分类号： G11C17/16 , G06F12/08

8. 发明专利

TW201545166A 向積體電路提供配置資料的裝置和方法审中-公开
简体标题：向集成电路提供配置数据的设备和方法
公开(公告)号：TW201545166A
公开(公告)日：2015-12-01
申请号：TW103141345
申请日：2014-11-28
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：亨利 G 葛蘭 , HENRY, G. GLENN , 詹弟尼斯K , JAIN, DINESH K. , 嘉斯金斯史蒂芬 , GASKINS, STEPHAN
IPC分类号： G11C17/16 , G06F12/08
摘要：一種包括熔絲陣列和記憶體的裝置。熔絲陣列被佈置在晶粒上，並且被利用用於多個核心的壓縮的配置資料來程式設計。記憶體被耦合到所述多個核心，並且包括多個子記憶體，多個子記憶體的每個對應於所述多個核心中的每一個，其中，所述多個核心中的一個在供電/重置之後存取所述半導體熔絲陣列，並且讀取和解壓縮所述壓縮的配置資料，並且被配置為在多個子記憶體中儲存用於所述多個核心的每一個內的一個或者多個快取記憶體的多個解壓縮的配置資料集合，並且其中，在功率選通事件之後，多個核心的每一個中的一個接續地存取多個子記憶體中的每一個中的相應的一個，以檢索和採用解壓的配置資料集合，從而初始化快取記憶體。
简体摘要：一种包括熔丝数组和内存的设备。熔丝数组被布置在晶粒上，并且被利用用于多个内核的压缩的配置数据来编程。内存被耦合到所述多个内核，并且包括多个子内存，多个子内存的每个对应于所述多个内核中的每一个，其中，所述多个内核中的一个在供电/重置之后存取所述半导体熔丝数组，并且读取和解压缩所述压缩的配置数据，并且被配置为在多个子内存中存储用于所述多个内核的每一个内的一个或者多个高速缓存的多个解压缩的配置数据集合，并且其中，在功率选通事件之后，多个内核的每一个中的一个接续地存取多个子内存中的每一个中的相应的一个，以检索和采用解压的配置数据集合，从而初始化高速缓存。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式