会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明专利
    • 自動控制系統與應用於其上之儀器自動搜尋方法
    • 自动控制系统与应用于其上之仪器自动搜索方法
    • TW201807583A
    • 2018-03-01
    • TW105127465
    • 2016-08-26
    • 致伸科技股份有限公司PRIMAX ELECTRONICS LTD.
    • 張倍銘CHANG, PEI MING許世傑HSU, SHIH CHIEH張世傑ZHANG, SHI JIE黃偉隆HUANG, WEI LUNG
    • G06F13/14
    • G01R31/3187G01R31/31937G06F13/4282
    • 本發明為一種自動控制系統與應用於其上之儀器自動搜尋方法。該系統包含一電腦裝置、多個串列埠和至少一量測儀器,該些串列埠係提供該至少一量測儀器作連接。該方法包含步驟:由電腦裝置偵測該些串列埠之數目並進行編排;將多個不同的通訊協定於該些串列埠上進行詢問;該至少一量測儀器根據各自設定而針對相互符合的通訊協定進行回覆;當於進行詢問的串列埠上有收到回覆時,判定該串列埠上連接有該至少一量測儀器中之一者,並對所連接的量測儀器發出一驗證指令以進行驗證;及當進行驗證的量測儀器符合該驗證指令時,對該量測儀器進行定址。
    • 本发明为一种自动控制系统与应用于其上之仪器自动搜索方法。该系统包含一电脑设备、多个串行端口和至少一量测仪器,该些串行端口系提供该至少一量测仪器作连接。该方法包含步骤:由电脑设备侦测该些串行端口之数目并进行编排;将多个不同的通信协定于该些串行端口上进行询问;该至少一量测仪器根据各自设置而针对相互符合的通信协定进行回复;当于进行询问的串行端口上有收到回复时,判定该串行端口上连接有该至少一量测仪器中之一者,并对所连接的量测仪器发出一验证指令以进行验证;及当进行验证的量测仪器符合该验证指令时,对该量测仪器进行寻址。
    • 6. 发明专利
    • 低接腳總數高頻寬記憶體及記憶體匯流排
    • 低接脚总数高带宽内存及内存总线
    • TW201800953A
    • 2018-01-01
    • TW106119792
    • 2017-06-14
    • 鈺創科技股份有限公司ETRON TECHNOLOGY, INC.
    • 奎斯比 查理 德維CRISP, RICHARD DEWITT
    • G06F13/16
    • G06F13/4234G06F13/28G06F13/4068G06F13/4282G11C5/025G11C5/066G11C7/1072G11C8/18G11C11/401G11C11/4076G11C11/409G11C11/4093G11C11/4096
    • 本發明提供一種記憶體子系統,其包括一記憶體控制器積體電路(IC)、一記憶體匯流排以及一記憶體IC,所有前述各者使用的信號比相同峰值頻寬之普通DDR類型記憶體使用的少。使用不超過22個切換信號,該子系統可在互連該等IC之匯流排上傳送超過3000百萬位元組/秒之資料。信號總數減小係藉由將位址/控制命令時間多工至用於資料傳送之相同信號中之至少一些上來達到。一單個匯流排信號係用以起始匯流排操作,且在處於操作中後,該單個信號可將定址及控制資訊可與經由基於此單個匯流排信號之16位元樣本之一串列協定的資料傳送同時傳送至該記憶體IC。匯流排頻寬可藉由添加額外資料及資料選通IO信號而按比例調整。此等額外資料匯流排信號可僅用於資料及資料遮罩輸送。該記憶體IC之一個版本之實體佈局鄰近於記憶體晶粒之一個短邊緣分派切換信號端子,以在用於具有該記憶體控制器IC之一堆疊式晶粒多晶片封裝中時,將用於控制器IC記憶體介面電路系統之晶粒區域額外負擔最小化。該記憶體IC介面信號置放及信號總數將用於該等記憶體匯流排信號之信號長度及電路系統最小化。
    • 本发明提供一种内存子系统,其包括一内存控制器集成电路(IC)、一内存总线以及一内存IC,所有前述各者使用的信号比相同峰值带宽之普通DDR类型内存使用的少。使用不超过22个切换信号,该子系统可在互连该等IC之总线上载送超过3000百万字节/秒之数据。信号总数减小系借由将位址/控制命令时间多任务至用于数据发送之相同信号中之至少一些上来达到。一单个总线信号系用以起始总线操作,且在处于操作中后,该单个信号可将寻址及控制信息可与经由基于此单个总线信号之16比特样本之一串行协定的数据发送同时发送至该内存IC。总线带宽可借由添加额外数据及数据选通IO信号而按比例调整。此等额外数据总线信号可仅用于数据及数据遮罩输送。该内存IC之一个版本之实体布局邻近于内存晶粒之一个短边缘分派切换信号端子,以在用于具有该内存控制器IC之一堆栈式晶粒多芯片封装中时,将用于控制器IC内存界面电路系统之晶粒区域额外负担最小化。该内存IC界面信号置放及信号总数将用于该等内存总线信号之信号长度及电路系统最小化。