专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI370496B 線路元件結構及其製作方法 BONDING PAD ON IC SUBSTRATE AND METHOD FOR MAKING THE SAME 有权
简体标题：线路组件结构及其制作方法 BONDING PAD ON IC SUBSTRATE AND METHOD FOR MAKING THE SAME
公开(公告)号：TWI370496B
公开(公告)日：2012-08-11
申请号：TW095127948
申请日：2006-07-31
申请人：米輯電子股份有限公司
发明人：林茂雄 , 羅心榮 , 周秋明 , 周健康 , 陳科宏
IPC分类号： H01L
CPC分类号： H01L24/11 , H01L23/525 , H01L24/12 , H01L2224/0231 , H01L2224/0401 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05164 , H01L2224/05166 , H01L2224/05169 , H01L2224/05171 , H01L2224/05181 , H01L2224/05184 , H01L2224/05548 , H01L2224/05572 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05657 , H01L2224/05666 , H01L2224/05671 , H01L2224/05672 , H01L2224/05681 , H01L2224/05684 , H01L2224/0603 , H01L2224/06102 , H01L2224/1147 , H01L2224/11902 , H01L2224/131 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13164 , H01L2224/13169 , H01L2224/13173 , H01L2224/13176 , H01L2224/13183 , H01L2224/1403 , H01L2224/141 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01041 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/10329 , H01L2924/12043 , H01L2924/1305 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/30107 , H01L2924/00 , H01L2224/05552 , H01L2924/00014 , H01L2924/013
摘要：本發明係提供一種線路元件結構及其製作方法，此半導體基底之頂部表面上係具有至少一接墊；一保護層(passivation layer)係位在半導體基底之頂部表面上，且位在此保護層內之至少一開口暴露出接墊；及一金屬層係堆疊形成在接墊上。
简体摘要：本发明系提供一种线路组件结构及其制作方法，此半导体基底之顶部表面上系具有至少一接垫；一保护层(passivation layer)系位在半导体基底之顶部表面上，且位在此保护层内之至少一开口暴露出接垫；及一金属层系堆栈形成在接垫上。

2. 发明专利

TWI357139B 晶片封裝結構及其製作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME 有权
简体标题：芯片封装结构及其制作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI357139B
公开(公告)日：2012-01-21
申请号：TW096107829
申请日：2007-03-07
申请人：米輯電子股份有限公司
发明人：周秋明 , 林世雄 , 林茂雄 , 羅心榮
IPC分类号： H01L
CPC分类号： H01L24/49 , H01L24/03 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/85 , H01L2224/04042 , H01L2224/05073 , H01L2224/05147 , H01L2224/05155 , H01L2224/05157 , H01L2224/05166 , H01L2224/05181 , H01L2224/05639 , H01L2224/05644 , H01L2224/05669 , H01L2224/05673 , H01L2224/05676 , H01L2224/45015 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2224/48228 , H01L2224/48247 , H01L2224/48257 , H01L2224/4845 , H01L2224/48465 , H01L2224/48639 , H01L2224/48644 , H01L2224/48669 , H01L2224/48673 , H01L2224/48739 , H01L2224/48769 , H01L2224/48773 , H01L2224/48839 , H01L2224/48844 , H01L2224/48873 , H01L2224/4903 , H01L2224/73265 , H01L2224/78301 , H01L2224/85 , H01L2224/85045 , H01L2224/85203 , H01L2224/85205 , H01L2924/00014 , H01L2924/01006 , H01L2924/01012 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01044 , H01L2924/01045 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/04953 , H01L2924/05042 , H01L2924/10329 , H01L2924/14 , H01L2924/15787 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/78 , H01L2924/00 , H01L2224/48869 , H01L2224/48744 , H01L2924/00015
摘要：本發明係提供一種晶片封裝結構及其製作方法，其係包括一基底(例如是半導體基底)，位在基底上方的一線路結構，位在線路結構上方的一聚合物層，全部位在聚合物層上的一金屬線路，以及含有一楔形(wedge)接點與一球形(ball)接點的一打線導線，其中此打線導線是透過楔形接點或是球形接點接合金屬線路，並藉由另一端連接一外部電路。
简体摘要：本发明系提供一种芯片封装结构及其制作方法，其系包括一基底(例如是半导体基底)，位在基底上方的一线路结构，位在线路结构上方的一聚合物层，全部位在聚合物层上的一金属线路，以及含有一楔形(wedge)接点与一球形(ball)接点的一打线导线，其中此打线导线是透过楔形接点或是球形接点接合金属线路，并借由另一端连接一外部电路。

3. 发明专利

TWI368982B 線路元件結構 CIRCUIT COMPONENT STRUCTURE 有权
简体标题：线路组件结构 CIRCUIT COMPONENT STRUCTURE
公开(公告)号：TWI368982B
公开(公告)日：2012-07-21
申请号：TW096114823
申请日：2007-04-26
申请人：米輯電子股份有限公司
发明人：羅心榮 , 楊秉榮
IPC分类号： H01L
CPC分类号： H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48465 , H01L2224/73265 , H01L2224/85 , H01L2224/92247 , H01L2225/06562 , H01L2924/00014 , H01L2924/181 , H01L2224/78 , H01L2924/00 , H01L2924/00012 , H01L2224/32245 , H01L2224/48247
摘要：本發明提供一種線路元件結構，包括一第一半導體基底，第一半導體基底具有至少一第一金屬接墊；一第一保護層，位在第一半導體基底上，第一保護層具有至少一第一開口曝露出第一金屬接墊；一第一金屬層，位在第一保護層上並經由第一開口連接第一金屬接墊，第一金屬層具有一第一打線接墊及一第二打線接墊；一第二半導體基底，位在第一半導體基底上曝露出第一半導體基底至少一側邊、第一打線接墊及第二打線接墊，第二半導體基底具有一第二金屬接墊，一第二保護層位在第二半導體基底上，第二保護層之一具有至少一第二開口曝露出第二金屬接墊；一第一打線導線，位在第一打線接墊上連接至一第一外界電路；一第二打線導線，位在第二打線接墊上連接至第二半導體基底之第二金屬接墊。
简体摘要：本发明提供一种线路组件结构，包括一第一半导体基底，第一半导体基底具有至少一第一金属接垫；一第一保护层，位在第一半导体基底上，第一保护层具有至少一第一开口曝露出第一金属接垫；一第一金属层，位在第一保护层上并经由第一开口连接第一金属接垫，第一金属层具有一第一打线接垫及一第二打线接垫；一第二半导体基底，位在第一半导体基底上曝露出第一半导体基底至少一侧边、第一打线接垫及第二打线接垫，第二半导体基底具有一第二金属接垫，一第二保护层位在第二半导体基底上，第二保护层之一具有至少一第二开口曝露出第二金属接垫；一第一打线导线，位在第一打线接垫上连接至一第一外界电路；一第二打线导线，位在第二打线接垫上连接至第二半导体基底之第二金属接垫。

5. 发明专利

TWI331788B 晶片結構及其製作方法 CHIP STRUCTURE AND METHOD FOR FABRICATING THE SAME 有权
简体标题：芯片结构及其制作方法 CHIP STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI331788B
公开(公告)日：2010-10-11
申请号：TW095135704
申请日：2005-09-23
申请人：米輯電子股份有限公司
发明人：林茂雄 , 周健康 , 羅心榮
IPC分类号： H01L
摘要：本發明針對高性能積體電路提供一後護層(post－passivation)之頂層金屬結構。積體電路包括半導體基底、一薄膜金屬結構、一保護層及一頂層金屬結構。半導體元件係形成在半導體基底內，薄膜金屬結構包括細金屬內連線連接到半導體元件上，且有一保護層形成於其上。保護層內之開孔可以暴露出細金屬內連線之連接墊。頂層金屬結構形成於保護層上，且連接到細金屬內連線，此頂層金屬結構包括頂層金屬線路，其厚度及寬度遠大於保護層下之細金屬內連線。藉由頂層金屬結構可以使保護層下之薄膜金屬結構的多個部份連接。保護層上的頂層金屬結構之電阻電容乘積值比如係遠小於保護層下之薄膜金屬結構之電阻電容乘積值。【創作特點】有鑒於此，本發明的目的就是在改善積體電路的性能。
此外，本發明的另一目的就是在降低連接IC及臨近電路或電路元件之電源匯流排因線路阻抗所造成的壓降。
此外，本發明的再一目的就是在降低高電流IC元件之電源匯流排之阻抗。
再者，本發明的又一目的就是在降低低電壓IC元件之IC金屬連接線路之阻抗。
再者，本發明的又一目的就是在降低低電源IC元件之IC金屬連接線路之阻抗及荷載。
再者，本發明的又一目的就是在降低高性能積體電路(IC)元件之訊號路徑的RC延遲常數。
再者，本發明的又一目的就是在促進縮小體積及增加電流密度的IC元件之應用。
再者，本發明的又一目的就是在促進及提升低電阻傳導金屬之應用。
再者，本發明的又一目的就是在促進及提升低電容傳導金屬之應用。
再者，本發明的又一目的就是在藉由增加輸入/輸出(I/O)接腳的數目(pin count)以提供高性能的IC元件。
再者，本發明的又一目的就是在藉由降低I/O晶片連接之重新分佈之需求以簡化晶片組裝。
再者，本發明的又一目的就是在促進高性能IC元件與電源或接地匯流排之連接。
再者，本發明的又一目的就是在促進高性能IC元件與時序分佈網路(clock distribution networks)之連接。
再者，本發明的又一目的就是在藉由使用較不昂貴的製程設備，或是藉由使用較不嚴苛之潔淨度要求的無塵室，以降低IC製作成本，而以上所述皆與次微米(sub－micron)製造要求做比較。再者，本發明的又一目的就是在驅動及刺激系統化晶片(system－on－chip)的設計，此乃因為本發明可以提供製作簡易及低成本之線路藉以連接長距離之功能性電路。
再者，本發明的又一目的就是藉由操作電腦上的繞線軟體即可根據所需之連接線路的形式自動地繞出超過預設長度的連接線路。
本發明可以形成一層或多層之厚聚合物介電層及一層或多層之厚且寬的金屬線路於巳完成之晶圓之保護層上。厚的介電層可以是聚亞醯胺或苯基環丁烯(BCB)，其厚度超過3微米。厚且寬的金屬線路可以是電鍍銅或電鍍金。厚的介電層及厚且寬的金屬層主要可以作為長的訊號路徑、電源/接地匯流排、電源/接地平面、時序分佈網路(clock distribution networks)，或者作為覆晶應用之關鍵訊號傳輸之用或重分佈輸入/輸出接墊之用。厚且寬的金屬線路之電阻電容乘積值遠較保護層下之細金屬結構之電阻電容乘積來的小。
此外，本發明針對高性能積體電路提供一後護層(post－passivation)之頂層金屬結構。積體電路包括半導體基底、一薄膜金屬結構、一保護層及一頂層金屬結構。半導體元件係形成在半導體基底內，薄膜金屬結構包括細金屬內連線連接到半導體元件上，且有一保護層形成於其上。保護層內之開孔可以暴露出細金屬內連線之連接墊。頂層金屬結構形成於保護層上，且連接到細金屬內連線，此頂層金屬結構包括頂層金屬線路，其厚度及寬度遠大於保護層下之細金屬內連線。藉由頂層金屬結構可以使保護層下之薄膜金屬結構的多個部份連接。保護層上的頂層金屬結構之電阻電容乘積值比如係遠小於保護層下之薄膜金屬結構之電阻電容乘積值。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
简体摘要：本发明针对高性能集成电路提供一后护层(post－passivation)之顶层金属结构。集成电路包括半导体基底、一薄膜金属结构、一保护层及一顶层金属结构。半导体组件系形成在半导体基底内，薄膜金属结构包括细金属内连接连接到半导体组件上，且有一保护层形成于其上。保护层内之开孔可以暴露出细金属内连接之连接垫。顶层金属结构形成于保护层上，且连接到细金属内连接，此顶层金属结构包括顶层金属线路，其厚度及宽度远大于保护层下之细金属内连接。借由顶层金属结构可以使保护层下之薄膜金属结构的多个部份连接。保护层上的顶层金属结构之电阻电容乘积值比如系远小于保护层下之薄膜金属结构之电阻电容乘积值。【创作特点】有鉴于此，本发明的目的就是在改善集成电路的性能。此外，本发明的另一目的就是在降低连接IC及临近电路或电路组件之电源总线因线路阻抗所造成的压降。此外，本发明的再一目的就是在降低高电流IC组件之电源总线之阻抗。再者，本发明的又一目的就是在降低低电压IC组件之IC金属连接线路之阻抗。再者，本发明的又一目的就是在降低低电源IC组件之IC金属连接线路之阻抗及荷载。再者，本发明的又一目的就是在降低高性能集成电路(IC)组件之信号路径的RC延迟常数。再者，本发明的又一目的就是在促进缩小体积及增加电流密度的IC组件之应用。再者，本发明的又一目的就是在促进及提升低电阻传导金属之应用。再者，本发明的又一目的就是在促进及提升低电容传导金属之应用。再者，本发明的又一目的就是在借由增加输入/输出(I/O)接脚的数目(pin count)以提供高性能的IC组件。再者，本发明的又一目的就是在借由降低I/O芯片连接之重新分布之需求以简化芯片组装。再者，本发明的又一目的就是在促进高性能IC组件与电源或接地总线之连接。再者，本发明的又一目的就是在促进高性能IC组件与时序分布网络(clock distribution networks)之连接。再者，本发明的又一目的就是在借由使用较不昂贵的制程设备，或是借由使用较不严苛之洁净度要求的无尘室，以降低IC制作成本，而以上所述皆与次微米(sub－micron)制造要求做比较。再者，本发明的又一目的就是在驱动及刺激系统化芯片(system－on－chip)的设计，此乃因为本发明可以提供制作简易及低成本之线路借以连接长距离之功能性电路。再者，本发明的又一目的就是借由操作电脑上的绕线软件即可根据所需之连接线路的形式自动地绕出超过默认长度的连接线路。本发明可以形成一层或多层之厚聚合物介电层及一层或多层之厚且宽的金属线路于巳完成之晶圆之保护层上。厚的介电层可以是聚亚酰胺或苯基环丁烯(BCB)，其厚度超过3微米。厚且宽的金属线路可以是电镀铜或电镀金。厚的介电层及厚且宽的金属层主要可以作为长的信号路径、电源/接地总线、电源/接地平面、时序分布网络(clock distribution networks)，或者作为覆晶应用之关键信号传输之用或重分布输入/输出接垫之用。厚且宽的金属线路之电阻电容乘积值远较保护层下之细金属结构之电阻电容乘积来的小。此外，本发明针对高性能集成电路提供一后护层(post－passivation)之顶层金属结构。集成电路包括半导体基底、一薄膜金属结构、一保护层及一顶层金属结构。半导体组件系形成在半导体基底内，薄膜金属结构包括细金属内连接连接到半导体组件上，且有一保护层形成于其上。保护层内之开孔可以暴露出细金属内连接之连接垫。顶层金属结构形成于保护层上，且连接到细金属内连接，此顶层金属结构包括顶层金属线路，其厚度及宽度远大于保护层下之细金属内连接。借由顶层金属结构可以使保护层下之薄膜金属结构的多个部份连接。保护层上的顶层金属结构之电阻电容乘积值比如系远小于保护层下之薄膜金属结构之电阻电容乘积值。为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

6. 发明专利

TWI364058B 奈米碳管線路元件結構及其製程 CARBON ALLOTROPY OF CIRCUIT STRUCTURE AND FABRICATION METHOD THEREOF 有权
简体标题：奈米碳管线路组件结构及其制程 CARBON ALLOTROPY OF CIRCUIT STRUCTURE AND FABRICATION METHOD THEREOF
公开(公告)号：TWI364058B
公开(公告)日：2012-05-11
申请号：TW095143682
申请日：2006-11-27
申请人：米輯電子股份有限公司
发明人：林茂雄 , 周健康 , 羅心榮 , 楊秉榮
IPC分类号： H01L , B82B
CPC分类号： H01L24/05 , H01L2224/48463
摘要：本發明提供一種奈米碳管線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上，該細連線結構具有至少一接墊；一保護層，位在該細連線結構上，該接墊暴露在該保護層之一開口內；至少一奈米碳管層，位在該細連線結構及該保護層上，該奈米碳管層電連接該接墊。利用導電性奈米碳管作為半導體元件線路之材質，利用奈米碳管導電特性、可撓曲及高強度，使半導體元件的線路更細、更密集。
简体摘要：本发明提供一种奈米碳管线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上，该细连接结构具有至少一接垫；一保护层，位在该细连接结构上，该接垫暴露在该保护层之一开口内；至少一奈米碳管层，位在该细连接结构及该保护层上，该奈米碳管层电连接该接垫。利用导电性奈米碳管作为半导体组件线路之材质，利用奈米碳管导电特性、可挠曲及高强度，使半导体组件的线路更细、更密集。

7. 发明专利

TWI328264B 保護層上形成有後護層結構的半導體晶片 SEMICONDUCTOR CHIP WITH POST-PASSIVATION SCHEME FORMED OVER PASSIVATION LAYER 有权
简体标题：保护层上形成有后护层结构的半导体芯片 SEMICONDUCTOR CHIP WITH POST-PASSIVATION SCHEME FORMED OVER PASSIVATION LAYER
公开(公告)号：TWI328264B
公开(公告)日：2010-08-01
申请号：TW095140066
申请日：2006-10-30
申请人：米輯電子股份有限公司
发明人：周秋明 , 周健康 , 林世雄 , 林茂雄 , 羅心榮
IPC分类号： H01L
CPC分类号： H01L24/73 , H01L23/5329 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/48 , H01L24/49 , H01L2224/0231 , H01L2224/0401 , H01L2224/04042 , H01L2224/04073 , H01L2224/05155 , H01L2224/05173 , H01L2224/05176 , H01L2224/05553 , H01L2224/05572 , H01L2224/05599 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/05669 , H01L2224/05673 , H01L2224/05676 , H01L2224/1147 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/13169 , H01L2224/13173 , H01L2224/13176 , H01L2224/48463 , H01L2224/48477 , H01L2224/4943 , H01L2224/85051 , H01L2224/85399 , H01L2924/00013 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01022 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01059 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/05042 , H01L2924/10329 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/13099 , H01L2224/45099 , H01L2924/00 , H01L2224/4554
摘要：本發明係提供一種保護層上形成有後護層結構的半導體晶片，其包括一圖案化金屬層在保護層上。此圖案化金屬層包括一第一接墊，且第一接墊連接保護層之開口所暴露出的一第二接墊。一金屬凸塊位在第一接墊上以及位在複數半導體元件上方，且此金屬凸塊包括厚度介於8微米至50微米之間的金。
简体摘要：本发明系提供一种保护层上形成有后护层结构的半导体芯片，其包括一图案化金属层在保护层上。此图案化金属层包括一第一接垫，且第一接垫连接保护层之开口所暴露出的一第二接垫。一金属凸块位在第一接垫上以及位在复数半导体组件上方，且此金属凸块包括厚度介于8微米至50微米之间的金。

8. 发明专利

TWI320219B 連續電鍍製作線路元件之方法及線路元件結構 METHOD FOR FORMING A DOUBLE EMBOSSING STRUCTURE 有权
简体标题：连续电镀制作线路组件之方法及线路组件结构 METHOD FOR FORMING A DOUBLE EMBOSSING STRUCTURE
公开(公告)号：TWI320219B
公开(公告)日：2010-02-01
申请号：TW095126894
申请日：2006-07-24
申请人：米輯電子股份有限公司
发明人：林茂雄 , 羅心榮 , 周秋明 , 周健康
IPC分类号： H01L
CPC分类号： H01L24/11 , H01L21/2885 , H01L21/3144 , H01L21/31612 , H01L21/3185 , H01L21/76801 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2224/02166 , H01L2224/0231 , H01L2224/0347 , H01L2224/0401 , H01L2224/04042 , H01L2224/04073 , H01L2224/05083 , H01L2224/05556 , H01L2224/05567 , H01L2224/05568 , H01L2224/05571 , H01L2224/05644 , H01L2224/1147 , H01L2224/13021 , H01L2224/13023 , H01L2224/13099 , H01L2224/13144 , H01L2224/45144 , H01L2224/48463 , H01L2224/48644 , H01L2224/48844 , H01L2924/00011 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01011 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/05042 , H01L2924/09701 , H01L2924/10253 , H01L2924/10271 , H01L2924/10329 , H01L2924/1305 , H01L2924/13091 , H01L2924/14 , H01L2924/15787 , H01L2924/15788 , H01L2924/19041 , H01L2924/19043 , H01L2924/30107 , H01L2924/00014 , H01L2924/00 , H01L2224/05552 , H01L2924/01004
摘要：本發明提供一種形成覆蓋有聚醯亞胺(polyimide，PI)之連續電鍍結構之方法，其係包括(a)提供一半導體基底；(b)在該半導體基底上形成一黏著/阻障層；(c)在該黏著/阻障層上形成複數金屬線路層(metal trace)；(d)在該些金屬線路層中選擇一目標區域做為接墊，並在該接墊上形成一金屬層；(e)去除未被覆蓋之該黏著/阻障層；以及(f)形成一聚醯亞胺在該半導體基底上，並暴露出該金屬層。 The present invention provides a method for forming a PI-capped double embossing structure. The method includes (a) providing an IC substrate; (b) forming a thin metal film over said IC substrate; (c) forming a plurality of metal traces on said thin metal film; (d) selecting a target metal trace from a plurality of said metal traces to form a metal structure on said target metal trace; (e) removing said thin metal film without covering; and (f) forming a (polyimide) PI cap. 【創作特點】本發明之主要目的，係在提供一種連續電鍍製作線路元件之方法及線路元件結構，其係在保護層上具有一線圈線路層之半導體晶片，其中頂層線圈線路層可以承受高電壓高電流，且控制頂層線圈線路層之電流變化可以產生一感應電動勢以感應其它線圈。
本發明之另一目的，係在提供一種連續電鍍製作線路元件之方法及線路元件結構，其係揭露數種在線圈上以連續電鍍方式形成對外的接點，比如形成接墊(pad)、凸塊(bump)等，此接墊及凸塊皆可透過打線或異方式導電膠電連接至外界電路上，使半導體元件的應用更具多元化連接方式。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金線路層，位在該保護層上，該金線路層具有一接墊；一鎳層，位在該接墊上；一銲料層，位在該鎳層上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金屬線路層，位在該保護層上，該金屬線路層具有一接墊；一第一金屬層，位在該接墊上；一第一聚合物層，位在該保護層及該金屬線路層上，該第一聚合物層具有至少一開口曝露出該第一金屬層。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金線路層，位在該保護層上，該金線路層具有一第一接墊及一第二接墊；一鎳層，位在該第一接墊上；一銲料層，位在該鎳層上；一導線，位在第二接墊上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金線路層，位在該保護層上，該金線路層具有一接墊；一銅層，位在該接墊上；一銲料層，位在該銅層上。
為了本發明上述之目的，提出一種線路元件結構，包括：一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金線路層，位在該保護層上，該金線路層具有一第一接墊及一第二接墊；一銅層，位在該第一接墊上；一銲料層，位在該銅層上；一導線，位在該第二接墊上。
為了本發明上述之目的，提出一種線路元件結構，包括：一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一銅線路層，位在該保護層上，該銅線路層具有一接墊；一鎳層，位在該接墊上；一銲料層，位在該鎳層上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一銅線路層，位在該保護層上，該銅線路層具有一第一接墊及一第二接墊；一鎳層，位在該第一接墊上；一銲料層，位在該鎳層上；一金層，位在該第二接墊上；一導線，位在該金層上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一銅線路層，位在該保護層上，該銅線路層具有一接墊；一金層，位在該接墊上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一銅線路層，位在該保護層上，該銅線路層具有一第一接墊及一第二接墊；一第一金層，位在該第一接墊上，該第一金層之厚度係介於10微米至50微米之間；一第二金層，位在該第二接墊上，該第二金層之厚度係介於0.1微米至10微米之間。
為了本發明上述之目的，提出一種線路元件結構，包括：一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一銅線路層，位在該保護層上，該銅線路層具有一接墊；一鎳層，位在該接墊上；一金層，位在該鎳層上，該金層之厚度係介於1微米至50微米之間。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金線路層，位在該保護層上，該金線路層具有一接墊；一金層，位在該接墊上；一導線，位在該金層上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金屬線路層，位在該保護層上，該金屬線路層具有一接墊；一第一金屬層，位在該接墊上；一第一聚合物層，位在該保護層及該金屬線路層上，該第一聚合物層具有至少一開口曝露出該第一金屬層。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該第一線圈上；一線圈金屬層，位在該保護層上，該線圈金屬層具有一第一接墊及一第二接墊；一第一圖案化聚合物層，位在該線圈金屬層上，該第一圖案化聚合物層之開口曝露出該線圈金屬層之該第一接墊及該第二接墊；一凸塊，位在該線圈金屬層之該第一接墊；一導線，位在該線圈金屬層之該第二接墊。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一保護層，位在該半導體基底上；一第一圖案化線路層，位在該保護層上；一第一圖案化聚合物層，覆蓋在該第一圖案化線路層及該保護層上，該第一圖案化聚合物層之開口曝露出該第一圖案化線路層；一第一金屬層，位在該第一圖案化聚合物層之開口內；一第一線圈，位在該第一圖案化聚合物層上並電連接至該第一金屬層。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金屬線路層，位在該保護層上，該金屬線路層具有一接墊；一第一金屬層，位在該接墊上；一第一聚合物層，位在該第一金屬層之側緣包覆該第一金屬層，其中位在該第一金屬層頂部之該第一聚合物層具有至少一開口曝露出該第一金屬層。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金屬線路層，位在該保護層上，該金屬線路層具有一接墊；一金層，位在該接墊上；利用捲帶自動貼合(Tape Automated Bonding；TAB)使該金層接合在一軟性基板上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金屬線路層，位在該保護層上，該金屬線路層具有一接墊；一金層，位在該接墊上；利用一異方性導電膠(ACF)使該金層接合在一軟性基板上。
為了本發明上述之目的，提出一種線路元件結構，包括一半導體基底；一細連線結構，位在該半導體基底上；一保護層，位在該細連線結構上；一金屬線路層，位在該保護層上，該金屬線路層具有一接墊；一金層，位在該接墊上；利用一異方性導電膠(ACF)使該金層接合在一玻璃基板上。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
简体摘要：本发明提供一种形成覆盖有聚酰亚胺(polyimide，PI)之连续电镀结构之方法，其系包括(a)提供一半导体基底；(b)在该半导体基底上形成一黏着/阻障层；(c)在该黏着/阻障层上形成复数金属线路层(metal trace)；(d)在该些金属线路层中选择一目标区域做为接垫，并在该接垫上形成一金属层；(e)去除未被覆盖之该黏着/阻障层；以及(f)形成一聚酰亚胺在该半导体基底上，并暴露出该金属层。 The present invention provides a method for forming a PI-capped double embossing structure. The method includes (a) providing an IC substrate; (b) forming a thin metal film over said IC substrate; (c) forming a plurality of metal traces on said thin metal film; (d) selecting a target metal trace from a plurality of said metal traces to form a metal structure on said target metal trace; (e) removing said thin metal film without covering; and (f) forming a (polyimide) PI cap. 【创作特点】本发明之主要目的，系在提供一种连续电镀制作线路组件之方法及线路组件结构，其系在保护层上具有一线圈线路层之半导体芯片，其中顶层线圈线路层可以承受高电压高电流，且控制顶层线圈线路层之电流变化可以产生一感应电动势以感应其它线圈。本发明之另一目的，系在提供一种连续电镀制作线路组件之方法及线路组件结构，其系揭露数种在线圈上以连续电镀方式形成对外的接点，比如形成接垫(pad)、凸块(bump)等，此接垫及凸块皆可透过打线或异方式导电胶电连接至外界电路上，使半导体组件的应用更具多元化连接方式。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金线路层，位在该保护层上，该金线路层具有一接垫；一镍层，位在该接垫上；一焊料层，位在该镍层上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金属线路层，位在该保护层上，该金属线路层具有一接垫；一第一金属层，位在该接垫上；一第一聚合物层，位在该保护层及该金属线路层上，该第一聚合物层具有至少一开口曝露出该第一金属层。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金线路层，位在该保护层上，该金线路层具有一第一接垫及一第二接垫；一镍层，位在该第一接垫上；一焊料层，位在该镍层上；一导线，位在第二接垫上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金线路层，位在该保护层上，该金线路层具有一接垫；一铜层，位在该接垫上；一焊料层，位在该铜层上。为了本发明上述之目的，提出一种线路组件结构，包括：一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金线路层，位在该保护层上，该金线路层具有一第一接垫及一第二接垫；一铜层，位在该第一接垫上；一焊料层，位在该铜层上；一导线，位在该第二接垫上。为了本发明上述之目的，提出一种线路组件结构，包括：一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一铜线路层，位在该保护层上，该铜线路层具有一接垫；一镍层，位在该接垫上；一焊料层，位在该镍层上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一铜线路层，位在该保护层上，该铜线路层具有一第一接垫及一第二接垫；一镍层，位在该第一接垫上；一焊料层，位在该镍层上；一金层，位在该第二接垫上；一导线，位在该金层上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一铜线路层，位在该保护层上，该铜线路层具有一接垫；一金层，位在该接垫上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一铜线路层，位在该保护层上，该铜线路层具有一第一接垫及一第二接垫；一第一金层，位在该第一接垫上，该第一金层之厚度系介于10微米至50微米之间；一第二金层，位在该第二接垫上，该第二金层之厚度系介于0.1微米至10微米之间。为了本发明上述之目的，提出一种线路组件结构，包括：一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一铜线路层，位在该保护层上，该铜线路层具有一接垫；一镍层，位在该接垫上；一金层，位在该镍层上，该金层之厚度系介于1微米至50微米之间。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金线路层，位在该保护层上，该金线路层具有一接垫；一金层，位在该接垫上；一导线，位在该金层上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金属线路层，位在该保护层上，该金属线路层具有一接垫；一第一金属层，位在该接垫上；一第一聚合物层，位在该保护层及该金属线路层上，该第一聚合物层具有至少一开口曝露出该第一金属层。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该第一线圈上；一线圈金属层，位在该保护层上，该线圈金属层具有一第一接垫及一第二接垫；一第一图案化聚合物层，位在该线圈金属层上，该第一图案化聚合物层之开口曝露出该线圈金属层之该第一接垫及该第二接垫；一凸块，位在该线圈金属层之该第一接垫；一导线，位在该线圈金属层之该第二接垫。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一保护层，位在该半导体基底上；一第一图案化线路层，位在该保护层上；一第一图案化聚合物层，覆盖在该第一图案化线路层及该保护层上，该第一图案化聚合物层之开口曝露出该第一图案化线路层；一第一金属层，位在该第一图案化聚合物层之开口内；一第一线圈，位在该第一图案化聚合物层上并电连接至该第一金属层。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金属线路层，位在该保护层上，该金属线路层具有一接垫；一第一金属层，位在该接垫上；一第一聚合物层，位在该第一金属层之侧缘包覆该第一金属层，其中位在该第一金属层顶部之该第一聚合物层具有至少一开口曝露出该第一金属层。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金属线路层，位在该保护层上，该金属线路层具有一接垫；一金层，位在该接垫上；利用卷带自动贴合(Tape Automated Bonding；TAB)使该金层接合在一软性基板上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金属线路层，位在该保护层上，该金属线路层具有一接垫；一金层，位在该接垫上；利用一异方性导电胶(ACF)使该金层接合在一软性基板上。为了本发明上述之目的，提出一种线路组件结构，包括一半导体基底；一细连接结构，位在该半导体基底上；一保护层，位在该细连接结构上；一金属线路层，位在该保护层上，该金属线路层具有一接垫；一金层，位在该接垫上；利用一异方性导电胶(ACF)使该金层接合在一玻璃基板上。底下借由具体实施例配合所附的图式详加说明，当更容易了解本发明之目的、技术内容、特点及其所达成之功效。

9. 发明专利

TWI371069B 線路元件結構及其製作方法 BONDING PAD ON IC SUBSTRATE AND METHOD FOR MAKING THE SAME 有权
简体标题：线路组件结构及其制作方法 BONDING PAD ON IC SUBSTRATE AND METHOD FOR MAKING THE SAME
公开(公告)号：TWI371069B
公开(公告)日：2012-08-21
申请号：TW095127947
申请日：2006-07-31
申请人：米輯電子股份有限公司
发明人：林茂雄 , 羅心榮 , 周秋明 , 周健康 , 陳科宏
IPC分类号： H01L
CPC分类号： H01L24/11 , H01L23/525 , H01L24/12 , H01L2224/0231 , H01L2224/0401 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05164 , H01L2224/05166 , H01L2224/05169 , H01L2224/05171 , H01L2224/05181 , H01L2224/05184 , H01L2224/05548 , H01L2224/05572 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05657 , H01L2224/05666 , H01L2224/05671 , H01L2224/05672 , H01L2224/05681 , H01L2224/05684 , H01L2224/0603 , H01L2224/06102 , H01L2224/1147 , H01L2224/11902 , H01L2224/131 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13164 , H01L2224/13169 , H01L2224/13173 , H01L2224/13176 , H01L2224/13183 , H01L2224/1403 , H01L2224/141 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01041 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/10329 , H01L2924/12043 , H01L2924/1305 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/30107 , H01L2924/00 , H01L2224/05552 , H01L2924/00014 , H01L2924/013
摘要：本發明係提供一種線路元件結構及其製作方法，此半導體基底之頂部表面上係具有至少一接墊；一保護層(passivation layer)係位在半導體基底之頂部表面上，且位在此保護層內之至少一開口暴露出接墊；及一金屬層係堆疊形成在接墊上。
简体摘要：本发明系提供一种线路组件结构及其制作方法，此半导体基底之顶部表面上系具有至少一接垫；一保护层(passivation layer)系位在半导体基底之顶部表面上，且位在此保护层内之至少一开口暴露出接垫；及一金属层系堆栈形成在接垫上。

10. 发明专利

TWI347668B 線路元件結構 CIRCUIT COMPONENT STRUCTURE 有权
简体标题：线路组件结构 CIRCUIT COMPONENT STRUCTURE
公开(公告)号：TWI347668B
公开(公告)日：2011-08-21
申请号：TW096114825
申请日：2007-04-26
申请人：米輯電子股份有限公司
发明人：羅心榮 , 楊秉榮
IPC分类号： H01L
CPC分类号： H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48465 , H01L2224/73265 , H01L2224/85 , H01L2224/92247 , H01L2225/06562 , H01L2924/00014 , H01L2924/181 , H01L2224/78 , H01L2924/00 , H01L2924/00012 , H01L2224/32245 , H01L2224/48247
摘要：本發明提供一種線路元件結構，包括一第一半導體基底，第一半導體基底具有至少一第一金屬接墊；一第一保護層，位在第一半導體基底上，第一保護層具有至少一第一開口曝露出第一金屬接墊；一第一金屬層，位在第一保護層上並經由第一開口連接第一金屬接墊，第一金屬層具有一第一打線接墊及一第二打線接墊；一第二半導體基底，位在第一半導體基底上曝露出第一半導體基底至少一側邊、第一打線接墊及第二打線接墊，第二半導體基底具有一第二金屬接墊，一第二保護層位在第二半導體基底上，第二保護層之一具有至少一第二開口曝露出第二金屬接墊；一第一打線導線，位在第一打線接墊上連接至一第一外界電路；一第二打線導線，位在第二打線接墊上連接至第二半導體基底之第二金屬接墊。
简体摘要：本发明提供一种线路组件结构，包括一第一半导体基底，第一半导体基底具有至少一第一金属接垫；一第一保护层，位在第一半导体基底上，第一保护层具有至少一第一开口曝露出第一金属接垫；一第一金属层，位在第一保护层上并经由第一开口连接第一金属接垫，第一金属层具有一第一打线接垫及一第二打线接垫；一第二半导体基底，位在第一半导体基底上曝露出第一半导体基底至少一侧边、第一打线接垫及第二打线接垫，第二半导体基底具有一第二金属接垫，一第二保护层位在第二半导体基底上，第二保护层之一具有至少一第二开口曝露出第二金属接垫；一第一打线导线，位在第一打线接垫上连接至一第一外界电路；一第二打线导线，位在第二打线接垫上连接至第二半导体基底之第二金属接垫。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式