专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI375284B 晶片封裝製程及其結構 CHIP PACKAGING STRUCTURE AND MANUFACTURING PROCESS THEREOF 有权
简体标题：芯片封装制程及其结构 CHIP PACKAGING STRUCTURE AND MANUFACTURING PROCESS THEREOF
公开(公告)号：TWI375284B
公开(公告)日：2012-10-21
申请号：TW095115973
申请日：2006-05-05
申请人：米輯電子股份有限公司
发明人：林茂雄 , 林世雄 , 羅心榮
IPC分类号： H01L
CPC分类号： H01L24/81 , H01L2224/73204 , H01L2224/83192
摘要：本發明提供一種晶片封裝製程及其結構，包括提供一半導體元件及多數凸塊，這些凸塊係位在半導體元件上，每一凸塊包括一金層或一銅層，並提供一線路元件；形成一圖案化聚合物層在此線路元件上，圖案化聚合物層內之多數個開口暴露出線路元件，接合圖案化聚合物層及半導體元件，及接合這些凸塊及線路元件。本發明藉由金凸塊或金屬柱體取代習知的銲料凸塊，使每一凸塊之間的間距減小，使晶片上的接點更密集，進而使整個覆晶結構體積縮小，並使整體的半導體接合結構更具經濟效益。
简体摘要：本发明提供一种芯片封装制程及其结构，包括提供一半导体组件及多数凸块，这些凸块系位在半导体组件上，每一凸块包括一金层或一铜层，并提供一线路组件；形成一图案化聚合物层在此线路组件上，图案化聚合物层内之多数个开口暴露出线路组件，接合图案化聚合物层及半导体组件，及接合这些凸块及线路组件。本发明借由金凸块或金属柱体取代习知的焊料凸块，使每一凸块之间的间距减小，使芯片上的接点更密集，进而使整个覆晶结构体积缩小，并使整体的半导体接合结构更具经济效益。

2. 发明专利

TWI357139B 晶片封裝結構及其製作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME 有权
简体标题：芯片封装结构及其制作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI357139B
公开(公告)日：2012-01-21
申请号：TW096107829
申请日：2007-03-07
申请人：米輯電子股份有限公司
发明人：周秋明 , 林世雄 , 林茂雄 , 羅心榮
IPC分类号： H01L
CPC分类号： H01L24/49 , H01L24/03 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/85 , H01L2224/04042 , H01L2224/05073 , H01L2224/05147 , H01L2224/05155 , H01L2224/05157 , H01L2224/05166 , H01L2224/05181 , H01L2224/05639 , H01L2224/05644 , H01L2224/05669 , H01L2224/05673 , H01L2224/05676 , H01L2224/45015 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2224/48228 , H01L2224/48247 , H01L2224/48257 , H01L2224/4845 , H01L2224/48465 , H01L2224/48639 , H01L2224/48644 , H01L2224/48669 , H01L2224/48673 , H01L2224/48739 , H01L2224/48769 , H01L2224/48773 , H01L2224/48839 , H01L2224/48844 , H01L2224/48873 , H01L2224/4903 , H01L2224/73265 , H01L2224/78301 , H01L2224/85 , H01L2224/85045 , H01L2224/85203 , H01L2224/85205 , H01L2924/00014 , H01L2924/01006 , H01L2924/01012 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01044 , H01L2924/01045 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/04953 , H01L2924/05042 , H01L2924/10329 , H01L2924/14 , H01L2924/15787 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/78 , H01L2924/00 , H01L2224/48869 , H01L2224/48744 , H01L2924/00015
摘要：本發明係提供一種晶片封裝結構及其製作方法，其係包括一基底(例如是半導體基底)，位在基底上方的一線路結構，位在線路結構上方的一聚合物層，全部位在聚合物層上的一金屬線路，以及含有一楔形(wedge)接點與一球形(ball)接點的一打線導線，其中此打線導線是透過楔形接點或是球形接點接合金屬線路，並藉由另一端連接一外部電路。
简体摘要：本发明系提供一种芯片封装结构及其制作方法，其系包括一基底(例如是半导体基底)，位在基底上方的一线路结构，位在线路结构上方的一聚合物层，全部位在聚合物层上的一金属线路，以及含有一楔形(wedge)接点与一球形(ball)接点的一打线导线，其中此打线导线是透过楔形接点或是球形接点接合金属线路，并借由另一端连接一外部电路。

3. 发明专利

TWI328264B 保護層上形成有後護層結構的半導體晶片 SEMICONDUCTOR CHIP WITH POST-PASSIVATION SCHEME FORMED OVER PASSIVATION LAYER 有权
简体标题：保护层上形成有后护层结构的半导体芯片 SEMICONDUCTOR CHIP WITH POST-PASSIVATION SCHEME FORMED OVER PASSIVATION LAYER
公开(公告)号：TWI328264B
公开(公告)日：2010-08-01
申请号：TW095140066
申请日：2006-10-30
申请人：米輯電子股份有限公司
发明人：周秋明 , 周健康 , 林世雄 , 林茂雄 , 羅心榮
IPC分类号： H01L
CPC分类号： H01L24/73 , H01L23/5329 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/48 , H01L24/49 , H01L2224/0231 , H01L2224/0401 , H01L2224/04042 , H01L2224/04073 , H01L2224/05155 , H01L2224/05173 , H01L2224/05176 , H01L2224/05553 , H01L2224/05572 , H01L2224/05599 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/05669 , H01L2224/05673 , H01L2224/05676 , H01L2224/1147 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/13169 , H01L2224/13173 , H01L2224/13176 , H01L2224/48463 , H01L2224/48477 , H01L2224/4943 , H01L2224/85051 , H01L2224/85399 , H01L2924/00013 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01022 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01059 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/05042 , H01L2924/10329 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/13099 , H01L2224/45099 , H01L2924/00 , H01L2224/4554
摘要：本發明係提供一種保護層上形成有後護層結構的半導體晶片，其包括一圖案化金屬層在保護層上。此圖案化金屬層包括一第一接墊，且第一接墊連接保護層之開口所暴露出的一第二接墊。一金屬凸塊位在第一接墊上以及位在複數半導體元件上方，且此金屬凸塊包括厚度介於8微米至50微米之間的金。
简体摘要：本发明系提供一种保护层上形成有后护层结构的半导体芯片，其包括一图案化金属层在保护层上。此图案化金属层包括一第一接垫，且第一接垫连接保护层之开口所暴露出的一第二接垫。一金属凸块位在第一接垫上以及位在复数半导体组件上方，且此金属凸块包括厚度介于8微米至50微米之间的金。

4. 发明专利

TWI317175B 晶片封裝結構及其製程 CHIP-PACKAGE STRUCTURE AND MANUFACTURING PROCESS THEREOF 有权
简体标题：芯片封装结构及其制程 CHIP-PACKAGE STRUCTURE AND MANUFACTURING PROCESS THEREOF
公开(公告)号：TWI317175B
公开(公告)日：2009-11-11
申请号：TW095134734
申请日：2006-09-20
申请人：米輯電子股份有限公司
发明人：林茂雄 , 林世雄
IPC分类号： H01L
CPC分类号： H01L2224/48091 , H01L2924/00014
摘要：一種晶片封裝結構包含一晶片、一環狀凸起、多個凸塊及一透明基板，其中晶片具有一感光區域，其位於晶片之一主動表面上，而環狀凸起與多個凸塊係配置於晶片之主動表面上，且環狀凸起係圍繞著感光區域之外圍。透明基板係與環狀凸起接合，其中晶片、透明基板及環狀凸起係構成一密閉空間。環狀凸起之材質例如包含一黏著性聚合物、環氧樹脂或印刷電路板之一焊罩層所用之材質。透明基板之材質例如包含一玻璃。 A chip-package structure comprises a chip, a ring-shaped protrusion, a plurality of bumps and a transparent substrate. The chip has a sensitometric area on an active surface of the chip, and the ring-shaped protrusion encircled outside of the circumference of the sensitometric area. The transparent substrate is connected with the ring-shaped protrusion, wherein the chip, the transparent substrate and the ring-shaped protrusion comprise an airtight space. The material of the ring-shaped protrusion comprises such as an adhesive polymer, an epoxy resin or the material of the solder mask layer of the PCB board. The material of the transparent substrate comprises such as a glass. 【創作特點】有鑑於此，本發明之目的就是在提供一種晶片封裝結構，以提高晶片封裝結構的製作良率。
本發明之再一目的是提供一種晶片封裝製程，以提高晶片封裝結構的製作良率。
為達本發明之上述目的，本發明提出一種晶片封裝結構，包含一晶片、一環狀凸起、多個凸塊、一透明基板，其中晶片具有一感光區域，位於晶片之一主動表面上，且環狀凸起係配置於晶片之主動表面上或透明基板上，並圍繞感光區域之外圍，而多個凸塊係配置於晶片之主動表面上，且透明基板係與環狀凸起接合。
依照本發明的較佳實施例所述之晶片封裝結構，其中環狀凸起之材質包含一黏著性聚合物、一環氧樹脂或一印刷電路板之一焊罩層所用之材質。
依照本發明的較佳實施例所述之晶片封裝結構，還包括一黏著材料，其中環狀凸起包含一非黏著性材料，此黏著材料係連接環狀凸起及透明基板，其中此非黏著性材料包含一金屬，且此黏著材料包含一環氧樹脂或一印刷電路板之一焊罩層所用之材質。
依照本發明的較佳實施例所述之晶片封裝結構，其中環狀凸起包含一黏著/阻障層及一金層，此黏著/阻障層係位於晶片之主動表面上，且金層係位於黏著/阻障層上，其中黏著/阻障層的材質包含鈦鎢合金。
依照本發明的較佳實施例所述之晶片封裝結構，其中環狀凸起及多個凸塊均包含多數層金屬層，而環狀凸起之多個金屬層的結構係相同於凸塊之多個金屬層的結構，其中凸塊包含一黏著/阻障層及一金層，此黏著/阻障層係位於晶片之主動表面上，且金層係位於黏著/阻障層上，其中黏著/阻障層的材質包含鈦鎢合金。
依照本發明的較佳實施例所述之晶片封裝結構，其中透明基板之材質包含一玻璃，且晶片、透明基板及環狀凸起係構成一密閉空間。
為達本發明之上述目的，本發明提出一種晶片封裝製程，包含下列數個步驟：首先，提供一晶圓，此晶圓具有多個感光區域，其位在晶圓之一主動表面上。之後，提供至少一透明基板。然後，形成多個環狀凸起於晶圓之主動表面上或透明基板上。接著，形成多個凸塊於晶圓之主動表面上。再者，接合晶圓及透明基板，其中環狀凸起係位在晶圓與透明基板之間，且分別圍繞在感光區域的外圍。之後，單顆化透明基板。然後，單顆化晶圓。
依照本發明的較佳實施例所述之晶片封裝製程，其中形成環狀凸起於晶圓之主動表面上之步驟包含形成一黏著性聚合物、一環氧樹脂或一印刷電路板之一焊罩層所用之材質於晶圓之主動表面上。
依照本發明的較佳實施例所述之晶片封裝製程，其中形成環狀凸起於晶圓之主動表面上之步驟包含形成一非黏著性材料於晶圓之主動表面上，晶片封裝製程還包含形成一黏著材料於環狀凸起上或是於該透明基板上，而接合晶圓及透明基板之步驟係包含藉由黏著材料而連接環狀凸起及透明基板。
依照本發明的較佳實施例所述之晶片封裝製程，其中形成非黏著性材料於晶圓之主動表面上之步驟包含形成一金屬於晶圓之主動表面上。
依照本發明的較佳實施例所述之晶片封裝製程，其中形成黏著材料於環狀凸起上或是於透明基板上之步驟包含形成一環氧樹脂或一印刷電路板之一焊罩層所用之材質於環狀凸起上或是於透明基板上。
依照本發明的較佳實施例所述之晶片封裝製程，其中形成環狀凸起於晶圓之主動表面上之步驟包含，首先，形成一黏著/阻障層於晶片之主動表面上，之後，形成一金層於黏著/阻障層上。
依照本發明的較佳實施例所述之晶片封裝製程，其中形成黏著/阻障層於晶片之主動表面上之步驟包含形成一鈦鎢合金層於晶片之主動表面上。
依照本發明的較佳實施例所述之晶片封裝製程，其中單顆化透明基板之步驟包含一微影蝕刻製程，且單顆化晶圓之步驟包含一切割製程。
依照本發明的較佳實施例所述之晶片封裝製程，其中環狀凸起係在形成於晶圓之主動表面上或形成於透明基板上之前，預先製作完成。
基於上述，本發明晶片封裝結構及製程在晶片、透明基板及環狀凸起或黏著材料構成密閉空間以前的步驟，皆可在晶圓廠等級之高潔淨度的無塵室來執行，以避免空氣中的微小灰塵進入此密閉空間內，而保持晶片之感光區域之感測度，進而有效地提高晶片封裝結構的製作良率。
此外，相較於習知晶片封裝製程之先將透明基板單顆化，再將每一單顆化之透明基板與一載板接合的步驟，本發明晶片封裝製程之先將晶圓與透明基板接合，再例如以微影蝕刻的方式而將整片透明基板單顆化的步驟，將可有效地節省晶片封裝結構之製程時間。
為讓本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
简体摘要：一种芯片封装结构包含一芯片、一环状凸起、多个凸块及一透明基板，其中芯片具有一感光区域，其位于芯片之一主动表面上，而环状凸起与多个凸块系配置于芯片之主动表面上，且环状凸起系围绕着感光区域之外围。透明基板系与环状凸起接合，其中芯片、透明基板及环状凸起系构成一密闭空间。环状凸起之材质例如包含一黏着性聚合物、环氧树脂或印刷电路板之一焊罩层所用之材质。透明基板之材质例如包含一玻璃。 A chip-package structure comprises a chip, a ring-shaped protrusion, a plurality of bumps and a transparent substrate. The chip has a sensitometric area on an active surface of the chip, and the ring-shaped protrusion encircled outside of the circumference of the sensitometric area. The transparent substrate is connected with the ring-shaped protrusion, wherein the chip, the transparent substrate and the ring-shaped protrusion comprise an airtight space. The material of the ring-shaped protrusion comprises such as an adhesive polymer, an epoxy resin or the material of the solder mask layer of the PCB board. The material of the transparent substrate comprises such as a glass. 【创作特点】有鉴于此，本发明之目的就是在提供一种芯片封装结构，以提高芯片封装结构的制作良率。本发明之再一目的是提供一种芯片封装制程，以提高芯片封装结构的制作良率。为达本发明之上述目的，本发明提出一种芯片封装结构，包含一芯片、一环状凸起、多个凸块、一透明基板，其中芯片具有一感光区域，位于芯片之一主动表面上，且环状凸起系配置于芯片之主动表面上或透明基板上，并围绕感光区域之外围，而多个凸块系配置于芯片之主动表面上，且透明基板系与环状凸起接合。依照本发明的较佳实施例所述之芯片封装结构，其中环状凸起之材质包含一黏着性聚合物、一环氧树脂或一印刷电路板之一焊罩层所用之材质。依照本发明的较佳实施例所述之芯片封装结构，还包括一黏着材料，其中环状凸起包含一非黏着性材料，此黏着材料系连接环状凸起及透明基板，其中此非黏着性材料包含一金属，且此黏着材料包含一环氧树脂或一印刷电路板之一焊罩层所用之材质。依照本发明的较佳实施例所述之芯片封装结构，其中环状凸起包含一黏着/阻障层及一金层，此黏着/阻障层系位于芯片之主动表面上，且金层系位于黏着/阻障层上，其中黏着/阻障层的材质包含钛钨合金。依照本发明的较佳实施例所述之芯片封装结构，其中环状凸起及多个凸块均包含多数层金属层，而环状凸起之多个金属层的结构系相同于凸块之多个金属层的结构，其中凸块包含一黏着/阻障层及一金层，此黏着/阻障层系位于芯片之主动表面上，且金层系位于黏着/阻障层上，其中黏着/阻障层的材质包含钛钨合金。依照本发明的较佳实施例所述之芯片封装结构，其中透明基板之材质包含一玻璃，且芯片、透明基板及环状凸起系构成一密闭空间。为达本发明之上述目的，本发明提出一种芯片封装制程，包含下列数个步骤：首先，提供一晶圆，此晶圆具有多个感光区域，其位在晶圆之一主动表面上。之后，提供至少一透明基板。然后，形成多个环状凸起于晶圆之主动表面上或透明基板上。接着，形成多个凸块于晶圆之主动表面上。再者，接合晶圆及透明基板，其中环状凸起系位在晶圆与透明基板之间，且分别围绕在感光区域的外围。之后，单颗化透明基板。然后，单颗化晶圆。依照本发明的较佳实施例所述之芯片封装制程，其中形成环状凸起于晶圆之主动表面上之步骤包含形成一黏着性聚合物、一环氧树脂或一印刷电路板之一焊罩层所用之材质于晶圆之主动表面上。依照本发明的较佳实施例所述之芯片封装制程，其中形成环状凸起于晶圆之主动表面上之步骤包含形成一非黏着性材料于晶圆之主动表面上，芯片封装制程还包含形成一黏着材料于环状凸起上或是于该透明基板上，而接合晶圆及透明基板之步骤系包含借由黏着材料而连接环状凸起及透明基板。依照本发明的较佳实施例所述之芯片封装制程，其中形成非黏着性材料于晶圆之主动表面上之步骤包含形成一金属于晶圆之主动表面上。依照本发明的较佳实施例所述之芯片封装制程，其中形成黏着材料于环状凸起上或是于透明基板上之步骤包含形成一环氧树脂或一印刷电路板之一焊罩层所用之材质于环状凸起上或是于透明基板上。依照本发明的较佳实施例所述之芯片封装制程，其中形成环状凸起于晶圆之主动表面上之步骤包含，首先，形成一黏着/阻障层于芯片之主动表面上，之后，形成一金层于黏着/阻障层上。依照本发明的较佳实施例所述之芯片封装制程，其中形成黏着/阻障层于芯片之主动表面上之步骤包含形成一钛钨合金层于芯片之主动表面上。依照本发明的较佳实施例所述之芯片封装制程，其中单颗化透明基板之步骤包含一微影蚀刻制程，且单颗化晶圆之步骤包含一切割制程。依照本发明的较佳实施例所述之芯片封装制程，其中环状凸起系在形成于晶圆之主动表面上或形成于透明基板上之前，预先制作完成。基于上述，本发明芯片封装结构及制程在芯片、透明基板及环状凸起或黏着材料构成密闭空间以前的步骤，皆可在晶圆厂等级之高洁净度的无尘室来运行，以避免空气中的微小灰尘进入此密闭空间内，而保持芯片之感光区域之传感度，进而有效地提高芯片封装结构的制作良率。此外，相较于习知芯片封装制程之先将透明基板单颗化，再将每一单颗化之透明基板与一载板接合的步骤，本发明芯片封装制程之先将晶圆与透明基板接合，再例如以微影蚀刻的方式而将整片透明基板单颗化的步骤，将可有效地节省芯片封装结构之制程时间。为让本发明之上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：

5. 发明专利

TWI369724B 一種製造與測試半導體晶圓的方法 METHOD FOR FABRICATING AND TESTING SEMICONDUCTOR WAFER 有权
简体标题：一种制造与测试半导体晶圆的方法 METHOD FOR FABRICATING AND TESTING SEMICONDUCTOR WAFER
公开(公告)号：TWI369724B
公开(公告)日：2012-08-01
申请号：TW096146006
申请日：2007-12-04
申请人：米輯電子股份有限公司
发明人：林茂雄 , 林世雄
IPC分类号： H01L , G01R
摘要：本發明係提供一種製造與測試半導體晶圓的方法，其係包括：形成一鈦鎢合金層在保護層上與複數接墊上，形成材質為金的一種子層在鈦鎢合金層上，形成光阻層在種子層上，形成複數金屬層在光阻層內之複數開口所暴露出的種子層上，去除光阻層以及去除未在這些金屬層下的種子層，接著利用含有雙氧水的蝕刻液蝕刻未在這些金屬層下方之鈦鎢合金層，並在蝕刻期間施加超音波到蝕刻液中，或是利用溫度介於35至50℃之間且含有雙氧水的蝕刻液蝕刻未在這些金屬層下方之鈦鎢合金層，再來利用一探針卡的複數探針尖端接觸部份金屬層，並在重複探針尖端接觸部份金屬層的步驟次數達到100次以上之後，才清潔這些探針尖端，而在清潔這些探針尖端之後，繼續利用探針尖端接觸部份金屬層。
简体摘要：本发明系提供一种制造与测试半导体晶圆的方法，其系包括：形成一钛钨合金层在保护层上与复数接垫上，形成材质为金的一种子层在钛钨合金层上，形成光阻层在种子层上，形成复数金属层在光阻层内之复数开口所暴露出的种子层上，去除光阻层以及去除未在这些金属层下的种子层，接着利用含有双氧水的蚀刻液蚀刻未在这些金属层下方之钛钨合金层，并在蚀刻期间施加超音波到蚀刻液中，或是利用温度介于35至50℃之间且含有双氧水的蚀刻液蚀刻未在这些金属层下方之钛钨合金层，再来利用一探针卡的复数探针尖端接触部份金属层，并在重复探针尖端接触部份金属层的步骤次数达到100次以上之后，才清洁这些探针尖端，而在清洁这些探针尖端之后，继续利用探针尖端接触部份金属层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式