专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

TWI369732B 半導體製程及其反應室 SEMICONDUCTOR PROCESS AND CHAMBER USED 有权
简体标题：半导体制程及其反应室 SEMICONDUCTOR PROCESS AND CHAMBER USED
公开(公告)号：TWI369732B
公开(公告)日：2012-08-01
申请号：TW096111390
申请日：2007-03-30
申请人：台灣積體電路製造股份有限公司
发明人：王靜亞 , 吳文進 , 羅冠騰 , 汪青蓉
IPC分类号： H01L
CPC分类号： H01L21/31133 , G03F7/422 , G03F7/423
摘要：一種半導體製程，包括提供具有介電層形成於上的基材，然後在介電層上形成光阻遮罩。在光阻遮罩上可定義出開口，然後透過這些開口蝕刻介電層。接著以蝕刻物質處理部分的光阻遮罩，並以超臨界流體移除這些光阻遮罩上處理的部分。一種半導體製程的反應室，能使上述之蝕刻、處理及移除製程於此單一之反應室中進行。
简体摘要：一种半导体制程，包括提供具有介电层形成于上的基材，然后在介电层上形成光阻遮罩。在光阻遮罩上可定义出开口，然后透过这些开口蚀刻介电层。接着以蚀刻物质处理部分的光阻遮罩，并以超临界流体移除这些光阻遮罩上处理的部分。一种半导体制程的反应室，能使上述之蚀刻、处理及移除制程于此单一之反应室中进行。

4. 发明专利

TW201426887A 改善封裝及３Ｄ積體電路的底部塡充製程的系統與方法审中-公开
简体标题：改善封装及３Ｄ集成电路的底部填充制程的系统与方法
公开(公告)号：TW201426887A
公开(公告)日：2014-07-01
申请号：TW102126306
申请日：2013-07-23
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：劉雁欣 , LIU, YENHSIN , 陳慶和 , CHEN, CINGHE , 左克偉 , ZUO, KEWEI , 汪青蓉 , WANG, CHIENRHONE
IPC分类号： H01L21/56 , H01L25/04
CPC分类号： H01L21/56 , H01L21/563 , H01L23/10 , H01L23/18 , H01L2224/32225 , H01L2924/19105
摘要：一方法實施例包括藉由貼附一晶片至一封裝基板，形成一封裝單元，施行一電漿處理至封裝基底的一第一部分，其中第一部分相對於封裝基板位於晶片下方的部分，電漿處理不施加於封裝基板的一第二部分，其中封裝基板的第二部分環繞封裝基板的第一部份，以及施加一底部填充材料至封裝基板的第一部份上。
简体摘要：一方法实施例包括借由贴附一芯片至一封装基板，形成一封装单元，施行一等离子处理至封装基底的一第一部分，其中第一部分相对于封装基板位于芯片下方的部分，等离子处理不施加于封装基板的一第二部分，其中封装基板的第二部分环绕封装基板的第一部份，以及施加一底部填充材料至封装基板的第一部份上。

5. 发明专利

TW201230215A 回流製程方法 REFLOW METHOD 审中-公开
简体标题：回流制程方法 REFLOW METHOD
公开(公告)号：TW201230215A
公开(公告)日：2012-07-16
申请号：TW100125395
申请日：2011-07-19
申请人：台灣積體電路製造股份有限公司
发明人：余振華 , 張文耀 , 汪青蓉 , 左克偉 , 劉重希
IPC分类号： H01L
CPC分类号： H01L24/81 , H01L24/13 , H01L24/75 , H01L2224/13111 , H01L2224/16145 , H01L2224/16225 , H01L2224/7525 , H01L2224/75251 , H01L2224/75252 , H01L2224/75283 , H01L2224/75501 , H01L2224/75502 , H01L2224/81055 , H01L2224/81097 , H01L2224/81098 , H01L2224/8121 , H01L2224/8123 , H01L2224/81805 , H01L2224/8181 , H01L2224/81815 , H01L2924/01006 , H01L2924/01019 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/14 , H01L2224/13139
摘要：本發明揭示一種回流製程方法。將位於一第一工作部件與一第二工作部件之間的複數個焊料凸塊加熱至熔融狀態;在焊料凸塊的一凝固階段期間,以一第一冷卻速率對焊料凸塊進行冷卻。在完成凝固階段之後,以低於第一冷卻速率的一第二冷卻速率對焊料凸塊進行冷卻。
简体摘要：本发明揭示一种回流制程方法。将位于一第一工作部件与一第二工作部件之间的复数个焊料凸块加热至熔融状态;在焊料凸块的一凝固阶段期间,以一第一冷却速率对焊料凸块进行冷却。在完成凝固阶段之后,以低于第一冷却速率的一第二冷却速率对焊料凸块进行冷却。

6. 发明专利

TWI534952B 積體電路製造方法有权
简体标题：集成电路制造方法
公开(公告)号：TWI534952B
公开(公告)日：2016-05-21
申请号：TW102124132
申请日：2013-07-05
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：汪青蓉 , WANG, CHIEN RHONE , 左克偉 , ZUO, KEWEI , 余振華 , YU, CHEN HUA , 林俊成 , LIN, JING CHENG , 劉雁欣 , LIU, YEN HSIN
IPC分类号： H01L21/768 , H01L21/66
CPC分类号： H01L22/20 , H01L21/76898 , H01L22/12

7. 发明专利

TWI365918B 可消耗材料的厚板 SLAB OF CONSUMABLE MATERIAL 有权
公开(公告)号：TWI365918B
公开(公告)日：2012-06-11
申请号：TW095135500
申请日：2006-09-26
申请人：台灣積體電路製造股份有限公司
发明人：蕭義理 , 黃見翎 , 許志成 , 許呈鏘 , 汪青蓉 , 余振華
IPC分类号： C23C
CPC分类号： C23C14/54 , C23C14/3407 , C23C14/3414 , H01J37/3435 , H01J37/3479 , H01J37/3482
摘要：本發明提供一種可消耗材料的厚板，包括至少一偵測器，用以對於該可消耗材料的厚板接近或已經減少至該可消耗材料的一既定量發出訊號。
简体摘要：本发明提供一种可消耗材料的厚板，包括至少一侦测器，用以对于该可消耗材料的厚板接近或已经减少至该可消耗材料的一既定量发出信号。

8. 发明专利

TWI338911B 堆疊結構及堆疊結構與半導體裝置之製造方法 STACKED STRUCTURES AND METHODS FOR FABRICATING STACKED STRUCTURES AND SEMICONDCUTOR DEVICES 有权
简体标题：堆栈结构及堆栈结构与半导体设备之制造方法 STACKED STRUCTURES AND METHODS FOR FABRICATING STACKED STRUCTURES AND SEMICONDCUTOR DEVICES
公开(公告)号：TWI338911B
公开(公告)日：2011-03-11
申请号：TW096111769
申请日：2007-04-03
申请人：台灣積體電路製造股份有限公司
发明人：余振華 , 邱文智 , 吳文進 , 汪青蓉 , 涂宏榮 , 楊固峰
IPC分类号： H01L
CPC分类号： H01L21/76898 , H01L23/3114 , H01L23/3185 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/30 , H01L24/32 , H01L24/73 , H01L24/80 , H01L24/81 , H01L24/83 , H01L24/91 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/08145 , H01L2224/13009 , H01L2224/13013 , H01L2224/13014 , H01L2224/13025 , H01L2224/14051 , H01L2224/14135 , H01L2224/14155 , H01L2224/14179 , H01L2224/17517 , H01L2224/29011 , H01L2224/29013 , H01L2224/29035 , H01L2224/29075 , H01L2224/29116 , H01L2224/29124 , H01L2224/29147 , H01L2224/29169 , H01L2224/29184 , H01L2224/29186 , H01L2224/3003 , H01L2224/30155 , H01L2224/73103 , H01L2224/73203 , H01L2224/80895 , H01L2224/80896 , H01L2224/81193 , H01L2224/83193 , H01L2224/9202 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04941 , H01L2924/04953 , H01L2924/12041 , H01L2924/14 , Y10S438/926 , H01L2924/00 , H01L2924/053 , H01L2924/049 , H01L2924/00014 , H01L2924/00012
摘要：一種半導體裝置之製造方法，包括：形成至少一電晶體於一第一基底上、至少一第一假結構於該第一基底內、以及至少一導電結構穿透部份之該第一基底之表面並部分位於該假結構之一表面上；形成一層間介電層於該電晶體上，該層間介電層包括至少一接觸結構形成於其內，該接觸結構電性接觸該電晶體；形成一保護層於該層間介電層上，該保護層包括至少一第一銲墊結構形成於其內，該第一銲墊結構電性連結該第一導電結構；連結該第一基板與一第二基板；至少移除部份之該第一假結構，以形成一第一開口；以及於該第一開口內形成導電材料，以形成一第二導電結構，該第二導電結構電性耦接於該第一導電結構。
简体摘要：一种半导体设备之制造方法，包括：形成至少一晶体管于一第一基底上、至少一第一假结构于该第一基底内、以及至少一导电结构穿透部份之该第一基底之表面并部分位于该假结构之一表面上；形成一层间介电层于该晶体管上，该层间介电层包括至少一接触结构形成于其内，该接触结构电性接触该晶体管；形成一保护层于该层间介电层上，该保护层包括至少一第一焊垫结构形成于其内，该第一焊垫结构电性链接该第一导电结构；链接该第一基板与一第二基板；至少移除部份之该第一假结构，以形成一第一开口；以及于该第一开口内形成导电材料，以形成一第二导电结构，该第二导电结构电性耦接于该第一导电结构。

9. 发明专利

TWI319440B 指示器的形成方法 METHOD OF FORMING A INDICATOR 有权
公开(公告)号：TWI319440B
公开(公告)日：2010-01-11
申请号：TW095135498
申请日：2006-09-26
申请人：台灣積體電路製造股份有限公司
发明人：蕭義理 , 余振華 , 汪青蓉 , 許呈鏘
IPC分类号： C23C , G01D
CPC分类号： C23C14/3407 , C23C14/3414 , H01J37/3435 , H01J37/3479 , H01J37/3482 , Y10T29/49826 , Y10T29/4998
摘要：本發明提供一種指示器的形成方法，包括下列步驟：提供一塊狀材料；形成複數個貫穿孔於該塊狀材料中；以及分割該塊狀材料以成為複數個分離的構件，每個構件包括一個上述貫穿孔，其中每個構件形成該指示器的圍封物，該指示器是用來對於一可消耗材料的厚板接近或已經減少至該可消耗材料的一既定量發出訊號。 A method of forming an indicator is provided. A bulk material is provided. A plurality of bores are formed in the bulk material. The bulk material is then separated into a plurality of discrete units each comprising one of the bores, wherein each of the units forms an enclosure of the indicator for signaling that a slab of consumable material is approaching or has been reduced to a predetermined quantity of the consumable material. 【創作特點】有鑑於此，本發明的實施例之一提供一種指示器的形成方法，包括下列步驟：提供一塊狀材料；形成複數個貫穿孔於該塊狀材料中；以及分割該塊狀材料以成為複數個分離的構件，每個構件包括一個上述貫穿孔(bores)，其中每個構件形成該指示器的圍封物(enclosure)，該指示器是用來對於一可消耗材料的厚板接近或已經減少至該可消耗材料的一既定量發出訊號。
本發明的另一實施例提供一種指示器的形成方法，包括下列步驟：提供一第一模具構件，其具有一既定形狀的外表面；形成一材料層於該第一模具構件的外表面上；以及由該第一模具構件將該材料層分離，其中該材料形成該指示器的圍封物，該指示器是用來對於一可消耗材料的厚板接近或已經減少至該可消耗材料的一既定量發出訊號。
再者，本發明又一實施例提供一種指示器的形成方法，包括下列步驟：提供一模具構件，其具有一既定形狀的外表面；形成一材料薄板於該模具構件的外表面上；以及將該薄板彼此相對的邊緣接合在一起，以形成該指示器的一圍封物，其中該指示器是用來對於一可消耗材料的厚板接近或已經減少至該可消耗材料的一既定量發出訊號。
简体摘要：本发明提供一种指示器的形成方法，包括下列步骤：提供一块状材料；形成复数个贯穿孔于该块状材料中；以及分割该块状材料以成为复数个分离的构件，每个构件包括一个上述贯穿孔，其中每个构件形成该指示器的围封物，该指示器是用来对于一可消耗材料的厚板接近或已经减少至该可消耗材料的一既定量发出信号。 A method of forming an indicator is provided. A bulk material is provided. A plurality of bores are formed in the bulk material. The bulk material is then separated into a plurality of discrete units each comprising one of the bores, wherein each of the units forms an enclosure of the indicator for signaling that a slab of consumable material is approaching or has been reduced to a predetermined quantity of the consumable material. 【创作特点】有鉴于此，本发明的实施例之一提供一种指示器的形成方法，包括下列步骤：提供一块状材料；形成复数个贯穿孔于该块状材料中；以及分割该块状材料以成为复数个分离的构件，每个构件包括一个上述贯穿孔(bores)，其中每个构件形成该指示器的围封物(enclosure)，该指示器是用来对于一可消耗材料的厚板接近或已经减少至该可消耗材料的一既定量发出信号。本发明的另一实施例提供一种指示器的形成方法，包括下列步骤：提供一第一模具构件，其具有一既定形状的外表面；形成一材料层于该第一模具构件的外表面上；以及由该第一模具构件将该材料层分离，其中该材料形成该指示器的围封物，该指示器是用来对于一可消耗材料的厚板接近或已经减少至该可消耗材料的一既定量发出信号。再者，本发明又一实施例提供一种指示器的形成方法，包括下列步骤：提供一模具构件，其具有一既定形状的外表面；形成一材料薄板于该模具构件的外表面上；以及将该薄板彼此相对的边缘接合在一起，以形成该指示器的一围封物，其中该指示器是用来对于一可消耗材料的厚板接近或已经减少至该可消耗材料的一既定量发出信号。

10. 发明专利

TW201403757A 積體電路製造方法审中-公开
简体标题：集成电路制造方法
公开(公告)号：TW201403757A
公开(公告)日：2014-01-16
申请号：TW102124132
申请日：2013-07-05
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：汪青蓉 , WANG, CHIEN RHONE , 左克偉 , ZUO, KEWEI , 余振華 , YU, CHEN HUA , 林俊成 , LIN, JING CHENG , 劉雁欣 , LIU, YEN HSIN
IPC分类号： H01L21/768 , H01L21/66
CPC分类号： H01L22/20 , H01L21/76898 , H01L22/12
摘要：本發明揭露關於形成具有一或更多個矽通孔(through silicon via,TSV)特徵之IC結構之積體電路製造方法及其實施方式。該積體電路製造方法包括：執行複數個處理步驟；由該複數個處理步驟收集實體量測資料(physical metrology data)；基於該實體量測資料，由該複數個處理步驟收集虛擬量測資料(virtual metrology data)；基於該實體量測資料及該虛擬量測資料，產生積體電路結構之良率預測；及基於該良率預測，鑑別在一稍早處理步驟(an earlier processing step)中之一動作。
简体摘要：本发明揭露关于形成具有一或更多个硅通孔(through silicon via,TSV)特征之IC结构之集成电路制造方法及其实施方式。该集成电路制造方法包括：运行复数个处理步骤；由该复数个处理步骤收集实体量测数据(physical metrology data)；基于该实体量测数据，由该复数个处理步骤收集虚拟量测数据(virtual metrology data)；基于该实体量测数据及该虚拟量测数据，产生集成电路结构之良率预测；及基于该良率预测，鉴别在一稍早处理步骤(an earlier processing step)中之一动作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式