专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TW201601258A 具有多個用以儲存電荷之電荷儲存層的帶隙工程記憶體审中-公开
简体标题：具有多个用以存储电荷之电荷存储层的带隙工程内存
公开(公告)号：TW201601258A
公开(公告)日：2016-01-01
申请号：TW103132477
申请日：2014-09-19
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：呂函庭 , LUE, HANG-TING
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11563 , G11C16/10 , H01L27/1157 , H01L27/11582 , H01L29/4234 , H01L29/512 , H01L29/66833 , H01L29/792
摘要：一種記憶體，包括一閘極、一通道材料、以及一介電堆疊。通道材料具有一通道表面以及一通道價帶邊緣。介電堆疊係位於閘極與通道表面之間。介電堆疊包括一多層穿隧結構、一第一電荷儲存氮化物層、一第一阻擋介電層、一第二電荷儲存氮化物層、以及一第二阻擋氧化物層。多層穿隧結構係位於通道表面上。第一電荷儲存氮化物層係位於該多層穿隧結構上。第一阻擋氧化物層係位於第一電荷儲存氮化物層上。第二電荷儲存氮化物層係位於該第一阻擋介電層上。第二阻擋氧化物層係位於第二電荷儲存氮化物層上。多層穿隧結構包括一第一穿隧氧化物層、一第一穿隧氮化物層、與一第二穿隧氧化物層。第一穿隧氮化物層係位於第一穿隧氧化物層上。第二穿隧氧化物層係位於第一穿隧氮化物層上。
简体摘要：一种内存，包括一闸极、一信道材料、以及一介电堆栈。信道材料具有一信道表面以及一信道价带边缘。介电堆栈系位于闸极与信道表面之间。介电堆栈包括一多层穿隧结构、一第一电荷存储氮化物层、一第一阻挡介电层、一第二电荷存储氮化物层、以及一第二阻挡氧化物层。多层穿隧结构系位于信道表面上。第一电荷存储氮化物层系位于该多层穿隧结构上。第一阻挡氧化物层系位于第一电荷存储氮化物层上。第二电荷存储氮化物层系位于该第一阻挡介电层上。第二阻挡氧化物层系位于第二电荷存储氮化物层上。多层穿隧结构包括一第一穿隧氧化物层、一第一穿隧氮化物层、与一第二穿隧氧化物层。第一穿隧氮化物层系位于第一穿隧氧化物层上。第二穿隧氧化物层系位于第一穿隧氮化物层上。

52. 发明专利

TW201546983A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201546983A
公开(公告)日：2015-12-16
申请号：TW103126693
申请日：2014-08-05
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：郭仲儀 , GUO, JUNG YI , 鄭俊民 , CHENG, CHUN MIN
IPC分类号： H01L23/48 , H01L29/78
CPC分类号： H01L29/66833 , H01L21/764 , H01L27/11582
摘要：在此所提出的範例實施例大致上是關於半導體裝置及製造半導體裝置的方法，該方法包括形成絕緣基層於基板的表面之上。該方法更包括形成多層結構於絕緣基層之上，該多層結構具有導電層及絕緣層。該方法更包括在多層結構中蝕刻以及形成電荷儲存層於圖案化的多層結構之上。該方法更包括形成矽保護層於電荷儲存層之上，接著進行熱處理製程。
简体摘要：在此所提出的范例实施例大致上是关于半导体设备及制造半导体设备的方法，该方法包括形成绝缘基层于基板的表面之上。该方法更包括形成多层结构于绝缘基层之上，该多层结构具有导电层及绝缘层。该方法更包括在多层结构中蚀刻以及形成电荷存储层于图案化的多层结构之上。该方法更包括形成硅保护层于电荷存储层之上，接着进行热处理制程。

53. 发明专利

TW201545282A 三維獨立雙重閘極快閃記憶體审中-公开
简体标题：三维独立双重闸极闪存
公开(公告)号：TW201545282A
公开(公告)日：2015-12-01
申请号：TW103131843
申请日：2014-09-16
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：呂函庭 , LUE, HANG-TING
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/1157 , G11C11/5671 , G11C16/0466 , G11C16/0483 , G11C16/10 , H01L21/28282 , H01L27/0207 , H01L27/11563 , H01L27/11578 , H01L27/11582 , H01L29/42392 , H01L29/66666 , H01L29/66833 , H01L29/792 , H01L29/7926
摘要：一種記憶體裝置，具有獨立雙重閘極記憶胞，每一記憶胞儲存多重位元，且包括配置為字元線之導電線多層堆疊。主動支柱係設置於一對第一與第二堆疊之間，每一主動支柱包括一垂直通道結構、一電荷儲存層與一絕緣層。絕緣層位於一主動支柱之平截頭體中，並接觸第一堆疊之一層中之第一導電條的一第一拱型邊緣與第二堆疊之相同層中之第二導電條的一第二拱型邊緣。複數個絕緣柱與主動支柱將字元線堆疊分為偶數與奇數線，且絕緣柱接觸於每一主動支柱之相反的偶數側與奇數側。主動支柱可為橢圓形，具有一長軸平行於第一與第二導電條。
简体摘要：一种内存设备，具有独立双重闸极记忆胞，每一记忆胞存储多重比特，且包括配置为字符线之导电线多层堆栈。主动支柱系设置于一对第一与第二堆栈之间，每一主动支柱包括一垂直信道结构、一电荷存储层与一绝缘层。绝缘层位于一主动支柱之平截头体中，并接触第一堆栈之一层中之第一导电条的一第一拱型边缘与第二堆栈之相同层中之第二导电条的一第二拱型边缘。复数个绝缘柱与主动支柱将字符线堆栈分为偶数与奇数线，且绝缘柱接触于每一主动支柱之相反的偶数侧与奇数侧。主动支柱可为椭圆形，具有一长轴平行于第一与第二导电条。

54. 发明专利

TWI505448B 非揮發性半導體儲存裝置有权
简体标题：非挥发性半导体存储设备
公开(公告)号：TWI505448B
公开(公告)日：2015-10-21
申请号：TW102139134
申请日：2009-09-10
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：板垣清太郎 , ITAGAKI, KIYOTARO , 岩田佳久 , IWATA, YOSHIHISA , 田中啟安 , TANAKA, HIROYASU , 木藤大 , KIDOH, MASARU , 勝又龍太 , KATSUMATA, RYOTA , 鬼頭傑 , KITO, MASARU , 青地英明 , AOCHI, HIDEAKI , 仁田山晃寬 , NITAYAMA, AKIHIRO
IPC分类号： H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L27/1157 , G11C5/02 , G11C16/0483 , G11C16/08 , G11C16/30 , H01L27/11565 , H01L27/11573 , H01L27/11582 , H01L29/7926

55. 发明专利

TWI502714B 包括鎢及矽化鎢之半導體裝置及其製造方法有权
简体标题：包括钨及硅化钨之半导体设备及其制造方法
公开(公告)号：TWI502714B
公开(公告)日：2015-10-01
申请号：TW103105145
申请日：2014-02-17
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：朱宏斌 , ZHU, HONGBIN , 哈勒高登 , HALLER, GORDON , 隆恩保羅D , LONG, PAUL D.
IPC分类号： H01L23/52 , H01L25/04
CPC分类号： H01L21/823412 , H01L23/5226 , H01L27/115 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/66666 , H01L29/66787 , H01L2924/0002 , H01L2924/00

56. 发明专利

TW201535686A 半導體記憶裝置审中-公开
简体标题：半导体记忆设备
公开(公告)号：TW201535686A
公开(公告)日：2015-09-16
申请号：TW103122865
申请日：2014-07-02
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：鐮田英行 , KAMATA, HIDEYUKI , 南稔郁 , MINAMI, TOSHIFUMI , 東十哲平 , HIGASHITSUJI, TEPPEI , 佐藤敦祥 , SATO, ATSUHIRO , 米濱敬祐 , YONEHAMA, KEISUKE , 馬場康幸 , BABA, YASUYUKI , 篠原廣 , SHINOHARA, HIROSHI
IPC分类号： H01L27/115 , G11C16/06
CPC分类号： G11C16/0483 , G11C5/025 , G11C16/08 , G11C16/12 , G11C16/3459 , H01L27/1157 , H01L27/11582
摘要：本發明提供一種可抑制面積增加之半導體記憶裝置。實施形態之半導體記憶裝置包括第1、第2記憶胞電晶體MT、第1、第2字元線WL、第1、第2電晶體50、及第1、第2驅動電路60。第1記憶胞電晶體MT係設置於半導體基板上方且包括電荷儲存層。第2記憶胞電晶體MT係設置於第1記憶胞電晶體MT之上方且包括電荷儲存層。第1、第2字元線WL分別與第1、第2記憶胞電晶體MT連接。第1、第2驅動電路60分別輸出應施加至第1、第2字元線WL之電壓。第1、第2電晶體50分別將第1、第2字元線WL與第1、第2驅動電路60之間連接。第1電晶體50與第2電晶體50之尺寸不同。
简体摘要：本发明提供一种可抑制面积增加之半导体记忆设备。实施形态之半导体记忆设备包括第1、第2记忆胞晶体管MT、第1、第2字符线WL、第1、第2晶体管50、及第1、第2驱动电路60。第1记忆胞晶体管MT系设置于半导体基板上方且包括电荷存储层。第2记忆胞晶体管MT系设置于第1记忆胞晶体管MT之上方且包括电荷存储层。第1、第2字符线WL分别与第1、第2记忆胞晶体管MT连接。第1、第2驱动电路60分别输出应施加至第1、第2字符线WL之电压。第1、第2晶体管50分别将第1、第2字符线WL与第1、第2驱动电路60之间连接。第1晶体管50与第2晶体管50之尺寸不同。

57. 发明专利

TW201535685A 半導體記憶體审中-公开
简体标题：半导体内存
公开(公告)号：TW201535685A
公开(公告)日：2015-09-16
申请号：TW103122862
申请日：2014-07-02
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：菱田智雄 , HISHIDA, TOMOO , 村上貞俊 , MURAKAMI, SADATOSHI , 勝又龍太 , KATSUMATA, RYOTA , 岩瀨政雄 , IWASE, MASAO
IPC分类号： H01L27/115 , H01L23/52
CPC分类号： H01L27/1157 , H01L21/823437 , H01L27/11575 , H01L27/11582
摘要：本發明提供一種可靠性高之半導體記憶體。本實施形態之半導體記憶體包括：第1記憶胞區域MR，其包含積層於半導體基板上方之複數個記憶胞MC；多層之第1虛設區域DR，其鄰設於第1記憶胞區域MR；多層之第2虛設區域DR，其與第1虛設區域DR包夾第1記憶胞區域MR，且鄰設於第1記憶胞區域MR；及第1配線，其共用地連接同層之上述第1虛設區域DR與上述第2虛設區域DR。
简体摘要：本发明提供一种可靠性高之半导体内存。本实施形态之半导体内存包括：第1记忆胞区域MR，其包含积层于半导体基板上方之复数个记忆胞MC；多层之第1虚设区域DR，其邻设于第1记忆胞区域MR；多层之第2虚设区域DR，其与第1虚设区域DR包夹第1记忆胞区域MR，且邻设于第1记忆胞区域MR；及第1配线，其共享地连接同层之上述第1虚设区域DR与上述第2虚设区域DR。

58. 发明专利

TW201535679A 場效電晶體結構及記憶體陣列审中-公开
简体标题：场效应管结构及内存数组
公开(公告)号：TW201535679A
公开(公告)日：2015-09-16
申请号：TW103143535
申请日：2014-12-12
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：卡達卡摩M , KARDA, KAMAL M. , 毛利錢德拉V , MOULI, CHANDRA , 珊得胡高提傑S , SANDHU, GURTEJ S.
IPC分类号： H01L27/105 , H01L29/51
CPC分类号： H01L27/2454 , H01L21/02568 , H01L27/11582 , H01L27/2463 , H01L29/0603 , H01L29/24 , H01L29/66484 , H01L29/66666 , H01L29/66833 , H01L29/66969 , H01L29/7827 , H01L29/78642 , H01L29/78681 , H01L29/78696 , H01L29/7926 , H01L45/065 , H01L45/141 , H01L45/16
摘要：本發明揭示一種電晶體，在一些實施例中，其包含具有一底部源極/汲極區、一第一絕緣材料、一導電閘極、一第二絕緣材料及一頂部源極/汲極區之一堆疊。該堆疊具有一垂直側壁，其中包括一底部部分沿著該底部源極/汲極區，一中間部分沿著該導電閘極，及一頂部部分沿著該頂部源極/汲極區。第三絕緣材料沿著該垂直側壁之該中間部分。一通道區材料沿著該第三絕緣材料。該通道區材料直接抵靠該垂直側壁之該頂部及該底部部分。該通道區材料具有處在自大於大約3Å至小於或等於大約10Å之一範圍內的一厚度；及/或具有自1單分子層至7單分子層之一厚度。
简体摘要：本发明揭示一种晶体管，在一些实施例中，其包含具有一底部源极/汲极区、一第一绝缘材料、一导电闸极、一第二绝缘材料及一顶部源极/汲极区之一堆栈。该堆栈具有一垂直侧壁，其中包括一底部部分沿着该底部源极/汲极区，一中间部分沿着该导电闸极，及一顶部部分沿着该顶部源极/汲极区。第三绝缘材料沿着该垂直侧壁之该中间部分。一信道区材料沿着该第三绝缘材料。该信道区材料直接抵靠该垂直侧壁之该顶部及该底部部分。该信道区材料具有处在自大于大约3Å至小于或等于大约10Å之一范围内的一厚度；及/或具有自1单分子层至7单分子层之一厚度。

59. 发明专利

TWI497504B 非揮發性半導體記憶裝置有权
简体标题：非挥发性半导体记忆设备
公开(公告)号：TWI497504B
公开(公告)日：2015-08-21
申请号：TW102109729
申请日：2013-03-19
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：滋賀秀裕 , SHIGA, HIDEHIRO , 白川政信 , SHIRAKAWA, MASANOBU
IPC分类号： G11C16/08 , H01L21/8247 , H01L27/115
CPC分类号： G11C16/14 , G11C16/0483 , G11C16/08 , G11C16/3436 , G11C16/3445 , H01L27/11573 , H01L27/11582

60. 发明专利

TW201530738A 半導體裝置及製造該半導體裝置的方法审中-公开
简体标题：半导体设备及制造该半导体设备的方法
公开(公告)号：TW201530738A
公开(公告)日：2015-08-01
申请号：TW103141856
申请日：2014-12-02
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：吳星來 , OH, SUNG LAE , 金鎭浩 , KIM, JIN HO
IPC分类号： H01L27/105 , H01L21/8242
CPC分类号： H01L27/11568 , H01L23/528 , H01L23/5283 , H01L27/1157 , H01L27/11575 , H01L27/11578 , H01L27/11582 , H01L29/7926 , H01L2924/0002 , H01L2924/00
摘要：一種半導體裝置可包含內層絕緣圖案及區域字元線，係交互堆疊以形成一階梯結構；以及一第一絕緣層，係形成於該階梯結構的一表面上。該半導體裝置亦可包含一字元線選擇閘極，係沿著該第一絕緣層的一表面形成；以及主動圖案，穿過該字元線選擇閘極及該第一絕緣層，並分別連接至該等區域字元線。
简体摘要：一种半导体设备可包含内层绝缘图案及区域字符线，系交互堆栈以形成一阶梯结构；以及一第一绝缘层，系形成于该阶梯结构的一表面上。该半导体设备亦可包含一字符线选择闸极，系沿着该第一绝缘层的一表面形成；以及主动图案，穿过该字符线选择闸极及该第一绝缘层，并分别连接至该等区域字符线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式