专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI620187B 半導體裝置、預寫入程式及復原程式有权
简体标题：半导体设备、预写入进程及复原进程
公开(公告)号：TWI620187B
公开(公告)日：2018-04-01
申请号：TW103131145
申请日：2014-09-10
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：谷国雄 , TANI, KUNIO
IPC分类号： G11C16/06
CPC分类号： G11C16/14 , G11C16/0416 , G11C16/0425 , G11C16/0475 , G11C16/10 , G11C16/105 , G11C16/107 , G11C16/22 , G11C16/28 , G11C16/344 , G11C16/3445 , G11C16/3477

2. 发明专利

TWI604456B 非揮發性半導體記憶裝置有权
简体标题：非挥发性半导体记忆设备
公开(公告)号：TWI604456B
公开(公告)日：2017-11-01
申请号：TW105113130
申请日：2014-06-30
申请人：東芝記憶體股份有限公司 , TOSHIBA MEMORY CORPORATION
发明人：白川政信 , SHIRAKAWA, MASANOBU , 二山拓也 , FUTATSUYAMA, TAKUYA , 阿部健一 , ABE, KENICHI , 中村寬 , NAKAMURA, HIROSHI , 米濱敬祐 , YONEHAMA, KEISUKE , 佐藤敦祥 , SATO, ATSUHIRO , 篠原廣 , SHINOHARA, HIROSHI , 馬場康幸 , BABA, YASUYUKI , 南稔郁 , MINAMI, TOSHIFUMI
IPC分类号： G11C16/18
CPC分类号： G11C16/14 , G11C11/5635 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/3445 , G11C29/42 , H01L27/1157 , H01L27/11582

3. 发明专利

TWI601146B 半導體記憶體裝置有权
简体标题：半导体内存设备
公开(公告)号：TWI601146B
公开(公告)日：2017-10-01
申请号：TW104132234
申请日：2015-09-30
申请人：東芝記憶體股份有限公司 , TOSHIBA MEMORY CORPORATION
发明人：原田佳和 , HARADA, YOSHIKAZU , 吉原正浩 , YOSHIHARA, MASAHIRO , 安彦尚文 , ABIKO, NAOFUMI
IPC分类号： G11C16/34 , G11C11/56 , G11C16/10 , G11C16/26 , G11C16/32
CPC分类号： G11C16/3459 , G11C11/5628 , G11C11/5671 , G11C16/0483 , G11C16/10 , G11C16/26 , G11C16/32 , G11C16/3427 , G11C16/3445 , G11C2211/5621

4. 发明专利

TW201732824A 半導體記憶裝置及記憶系統审中-公开
简体标题：半导体记忆设备及记忆系统
公开(公告)号：TW201732824A
公开(公告)日：2017-09-16
申请号：TW106111295
申请日：2013-07-25
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：常盤直哉 , TOKIWA,NAOYA
IPC分类号： G11C16/14
CPC分类号： G11C16/16 , G11C16/0466 , G11C16/0483 , G11C16/06 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/3445
摘要：本發明提供一種抹除時間較短之半導體記憶裝置。本發明之半導體記憶裝置包含複數個記憶體單元。各記憶體單元包括串聯連接於第1及第2端之間之第1電晶體(SDTr)、複數個記憶胞電晶體(MTr)、及第2電晶體(SSTr)。複數個記憶體單元之各者中、對應之記憶胞電晶體之控制閘極電極共通地連接。位元線(BL)共通地連接於複數個記憶體單元之第1端。源極線(SL)共通地連接於複數個記憶體單元之第2端。感測放大器(3)若接收賦能信號(STBn)，則感測及放大位元線上之電流或電壓。於對指示複數個記憶胞單元之資料之抹除之信號轉換成無效邏輯後之抹除驗證之期間的控制閘極電極施加用於抹除驗證之電壓之期間，賦能信號兩次以上被設為有效。
简体摘要：本发明提供一种抹除时间较短之半导体记忆设备。本发明之半导体记忆设备包含复数个内存单元。各内存单元包括串联连接于第1及第2端之间之第1晶体管(SDTr)、复数个记忆胞晶体管(MTr)、及第2晶体管(SSTr)。复数个内存单元之各者中、对应之记忆胞晶体管之控制闸极电极共通地连接。比特线(BL)共通地连接于复数个内存单元之第1端。源极线(SL)共通地连接于复数个内存单元之第2端。传感放大器(3)若接收赋能信号(STBn)，则传感及放大比特在线之电流或电压。于对指示复数个记忆胞单元之数据之抹除之信号转换成无效逻辑后之抹除验证之期间的控制闸极电极施加用于抹除验证之电压之期间，赋能信号两次以上被设为有效。

5. 发明专利

TW201730743A 於規劃記憶體裝置時減少驗證檢查之技術审中-公开
简体标题：于规划内存设备时减少验证检查之技术
公开(公告)号：TW201730743A
公开(公告)日：2017-09-01
申请号：TW105134018
申请日：2016-10-21
申请人：英特爾公司 , INTEL CORPORATION
发明人：卡瓦里普拉普卡揚 , KAVALIPURAPU, KALYAN , 瓦希迪默拉維歐拉亞 , VAHIDIMOWLAVI, ALLAHYAR , 楊中文 , YU, ERWIN
IPC分类号： G06F3/06 , G11C11/56 , G11C16/34
CPC分类号： G11C16/3459 , G06F3/061 , G06F3/0625 , G06F3/0655 , G06F3/0688 , G11C11/4076 , G11C11/5628 , G11C16/3445 , G11C16/3454 , G11C2211/5621
摘要：用於一設備之技術被說明。該設備可以包括一具有電路之記憶體控制器，該電路被組配以啟動一規劃驗證序列以驗證被寫入至一非依電性記憶體(NVM)之資料。該規劃驗證序列具有各對應至其寫入資料將被驗證之該NVM中之記憶胞的一個或多個規劃驗證位準。該記憶體控制器可以檢測對於各規劃驗證位準資料被成功寫入的記憶胞之一近似百分比。該記憶體控制器可以當資料被成功寫入之記憶胞的近似百分比是較小於一界定之臨界值時，則判定跳過於一個或多個規劃驗證位準之後續規劃脈衝驗證檢查。
简体摘要：用于一设备之技术被说明。该设备可以包括一具有电路之内存控制器，该电路被组配以启动一规划验证串行以验证被写入至一非依电性内存(NVM)之数据。该规划验证串行具有各对应至其写入数据将被验证之该NVM中之记忆胞的一个或多个规划验证位准。该内存控制器可以检测对于各规划验证位准数据被成功写入的记忆胞之一近似百分比。该内存控制器可以当数据被成功写入之记忆胞的近似百分比是较小于一界定之临界值时，则判定跳过于一个或多个规划验证位准之后续规划脉冲验证检查。

6. 发明专利

TW201721655A 記憶體裝置及其操作方法审中-公开
简体标题：内存设备及其操作方法
公开(公告)号：TW201721655A
公开(公告)日：2017-06-16
申请号：TW105116954
申请日：2016-05-31
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：劉炳晟 , YOU, BYOUNG-SUNG , 高在亨 , KO, JAE-HYOUNG
IPC分类号： G11C29/54 , G11C29/38
CPC分类号： G11C16/349 , G06F12/0253 , G06F2212/7205 , G11C16/0483 , G11C16/10 , G11C16/28 , G11C16/30 , G11C16/3445 , G11C16/3459
摘要：本發明提供一種記憶體裝置，其包括：成功/失敗檢查電路，其被配置成比較記憶體單元的數量與第一參考位元數量，並且檢查第一組記憶體單元是成功還是失敗，其中基於複數個記憶體單元的第一組記憶體單元的驗證程式設計操作的結果，記憶體單元被驗證為程式設計失敗；以及控制電路，其被配置成當基於成功/失敗檢查電路的成功/失敗檢查操作的結果，發現第一組記憶體單元成功時，基於小於第一參考位元數的第二參考位元數，控制成功/失敗檢查電路以重新檢查第一組記憶體單元是成功還是失敗。
简体摘要：本发明提供一种内存设备，其包括：成功/失败检查电路，其被配置成比较内存单元的数量与第一参考比特数量，并且检查第一组内存单元是成功还是失败，其中基于复数个内存单元的第一组内存单元的验证编程操作的结果，内存单元被验证为编程失败；以及控制电路，其被配置成当基于成功/失败检查电路的成功/失败检查操作的结果，发现第一组内存单元成功时，基于小于第一参考比特数的第二参考比特数，控制成功/失败检查电路以重新检查第一组内存单元是成功还是失败。

7. 发明专利

TWI587301B 半導體記憶體裝置及其操作方法有权
简体标题：半导体内存设备及其操作方法
公开(公告)号：TWI587301B
公开(公告)日：2017-06-11
申请号：TW102102753
申请日：2013-01-25
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：張倫銖 , JANG, YOON SOO
IPC分类号： G11C16/06
CPC分类号： G11C16/14 , G11C16/0483 , G11C16/3445 , G11C16/3459

8. 发明专利

TW201711034A 儲存裝置及其操作方法审中-公开
简体标题：存储设备及其操作方法
公开(公告)号：TW201711034A
公开(公告)日：2017-03-16
申请号：TW105107326
申请日：2016-03-10
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：李熙烈 , LEE, HEE YOUL
IPC分类号： G11C13/00 , G11C16/02
CPC分类号： G11C16/16 , G11C16/10 , G11C16/3445 , G11C16/3459
摘要：一種儲存裝置包括：主塊，包括多個子塊；週邊電路，被配置為對子塊執行編程操作、讀取操作或擦除操作；以及控制邏輯，被配置為控制週邊電路，使得按照與編程操作的次序相反的次序來執行對子塊的擦除操作。
简体摘要：一种存储设备包括：主块，包括多个子块；周边电路，被配置为对子块运行编程操作、读取操作或擦除操作；以及控制逻辑，被配置为控制周边电路，使得按照与编程操作的次序相反的次序来运行对子块的擦除操作。

9. 发明专利

TWI574272B 抹除操作配置方法、記憶體控制電路單元與記憶體儲存裝置有权
简体标题：抹除操作配置方法、内存控制电路单元与内存存储设备
公开(公告)号：TWI574272B
公开(公告)日：2017-03-11
申请号：TW104105631
申请日：2015-02-17
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：林緯 , LIN, WEI , 許祐誠 , HSU, YU CHENG , 劉安城 , LIU, AN CHENG , 林小東 , LAM, SIU TUNG
IPC分类号： G11C16/14 , G11C16/16
CPC分类号： G11C16/3495 , G11C16/0483 , G11C16/16 , G11C16/3445

10. 发明专利

TWI571879B 快閃記憶體裝置及資料抹除方法有权
简体标题：闪存设备及数据抹除方法
公开(公告)号：TWI571879B
公开(公告)日：2017-02-21
申请号：TW104121664
申请日：2015-07-03
申请人：力晶科技股份有限公司 , POWERCHIP TECHNOLOGY CORPORATION
发明人：鄧才科 , TENG, TSAI KO
IPC分类号： G11C16/10 , G11C16/14
CPC分类号： G11C16/14 , G11C16/26 , G11C16/3445 , G11C16/3468

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式