专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102008277B1 전력 반도체 칩 有权
公开(公告)号：KR102008277B1
公开(公告)日：2019-08-07
申请号：KR1020170143883
申请日：2017-10-31
申请人： 현대오트론 주식회사
发明人： 박태영
IPC分类号： H01L23/58 , H01L23/52 , H01L29/739 , H01L29/70

2. 发明公开

KR1020120082891A 핀이 구비된 냉각 판 无效
标题翻译：冷藏板与PINS
公开(公告)号：KR1020120082891A
公开(公告)日：2012-07-24
申请号：KR1020127008651
申请日：2009-12-17
申请人： 울버린 튜브, 인크.
发明人： 롱,시-젠 , 스미스,도날드,린
IPC分类号： H05K7/20 , H01L29/70
CPC分类号： B23P15/26 , B01D8/00 , B21J5/12 , F28F3/022 , F28F3/048 , H01L21/4878 , H01L23/3677 , H01L23/473 , H01L2924/0002 , H05K7/20254 , Y10T29/4935 , Y10T29/49359 , H01L2924/00
摘要： 냉각 판은 입구, 출구, 기저 및 뚜껑을 갖는 엔클로저를 포함한다. 입구와 출구는 유체 연통되어 유체는 입구로부터 엔클로저를 통하여 출구로 흐를 수 있다. 기저는 기저 판으로부터 형성되고, 기저 판은 엔클로저 내로 대향하는 아일랜드를 포함한다. 복수의 핀은 뚜껑을 향하여 아일랜드로부터 연장된다. 핀은 나선형 형태를 가질 수 있으며, 핀의 단면 프로파일은 핀의 길이를 따라 변한다.

3. 发明公开

KR1020120053824A 전력 반도체 소자 및 그 제조 방법 无效
标题翻译：功率半导体器件及其制造方法
公开(公告)号：KR1020120053824A
公开(公告)日：2012-05-29
申请号：KR1020100115139
申请日：2010-11-18
申请人： (주) 트리노테크놀로지
发明人： 이승철
IPC分类号： H01L29/70 , H01L29/78 , H01L29/74
CPC分类号： H01L29/7395 , H01L29/70 , H01L29/74
摘要： PURPOSE: A power semiconductor device and a manufacturing method thereof are provided to improve forward direction operating properties by forming effective current flow through concentration difference which is increased when diffusing a hole carrier. CONSTITUTION: A semiconductor device has an anode region including a metal electrode. A metal electrode(80) is selectively touched with a first conductivity type ion region so that a conductive region and a non-conductive region are alternated. The metal electrode is finitely formed in the conductive region only. An insulating layer which is selectively etched is formed between the first conductivity type ion region and the metal electrode. The conductive region is formed by connected the first conductivity type ion region with the metal electrode in a region in which the insulating layer is eliminated.
摘要翻译：目的：提供功率半导体器件及其制造方法，以通过形成有效的电流流过通过在扩散孔载体时增加的浓度差而改善正向工作特性。构成：半导体器件具有包括金属电极的阳极区域。用第一导电型离子区选择性地接触金属电极（80），使得导电区域和非导电区域交替。金属电极仅有限地形成在导电区域中。在第一导电型离子区和金属电极之间形成有选择性蚀刻的绝缘层。导电区域通过在除去绝缘层的区域中与第一导电型离子区域与金属电极连接而形成。

4. 发明授权

KR101084592B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR101084592B1
公开(公告)日：2011-11-17
申请号：KR1020080045888
申请日：2008-05-19
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 쿠스노키시게루 , 모치즈키코이치 , 카와카미미노루
IPC分类号： H01L29/73 , H01L29/70
CPC分类号： H01L29/7813 , H01L27/0611 , H01L29/0696 , H01L29/1095 , H01L29/4232 , H01L29/42356 , H01L29/4238 , H01L29/66333 , H01L29/7395 , H01L29/7803 , H01L29/7804 , H01L29/7808 , H01L2924/0002 , H01L2924/00
摘要： 반도체 장치는, 반도체 기판(101)과, 절연막(14b)과, 반도체 소자(EL)와, 저항 소자(4t)를 가지고 있다. 반도체 기판(101)은 제1의 홈부(T1)를 가지고 있다. 절연막(14b)은 제1의 홈부(T1)의 내면을 피복하고 있다. 반도체 소자(EL)는 전극(13)을 가지고 있다. 저항 소자(4t)는, 전극(13)을 흐르는 전류에 대한 저항이 되도록 전극(13)과 전기적으로 접속되고, 절연막(14b)을 통해 제1의 홈부(T1) 안에 설치된다. 이에 따라 대전류를 높은 신뢰성으로 흐르게 할 수 있는 평면적이 작은 저항 소자를 가지는 반도체 장치를 얻을 수 있다.
반도체 기판, 절연막, 반도체 소자, 저항 소자
摘要翻译：半导体器件具有半导体衬底101，绝缘膜14b，半导体元件EL和电阻元件4t。半导体衬底101具有第一沟槽T1。绝缘膜14b覆盖第一沟槽T1的内表面。半导体元件（EL）具有电极（13）。电阻元件4t与电极13电连接，以成为对流过电极13的电流的阻抗，并通过绝缘膜14b设置在第一沟槽T1中。结果，可以获得具有能够以高可靠性流过大电流的具有小平面尺寸的电阻元件的半导体器件。

5. 发明授权

KR101052667B1 트렌치 구속 분리 확산영역을 갖는 상보형 아날로그 바이폴라 트랜지스터 有权
标题翻译：具有沟槽限制隔离扩散区的互补模拟双极晶体管
公开(公告)号：KR101052667B1
公开(公告)日：2011-07-28
申请号：KR1020107023354
申请日：2003-08-13
申请人： 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
发明人： 윌리엄스리차드케이. , 코넬마이클이. , 찬와이티엔
IPC分类号： H01L29/70 , H01L29/73 , H01L21/76
CPC分类号： H01L27/0826 , H01L21/8224 , H01L21/82285 , H01L27/0821 , H01L29/6625 , H01L29/66272 , H01L2924/0002 , H01L2924/00
摘要： 반도체 기판은 유전체로 채워진 한 쌍의 트렌치를 포함한다. 트렌치 사이의 메사로 도입된 도펀트는 기판이 열처리 될 때 측면으로 확산되는 것이 제한된다. 따라서, 반도체 디바이스는 기판 상에서 서로 더욱 가까이 간격을 둘 수 있고, 디바이스의 집적 밀도는 증가될 수 있다. 트렌치 구속 도핑 영역은 또한 구속되지 않은 확산영역 보다 더 빨리 및 더 깊게 확산됨으로써, 소망 깊이의 확산영역을 완성하는데 필요한 시간과 온도를 줄인다. 상기 기술은 디바이스를 전기적으로 서로 분리시키는 분리영역뿐만 아니라 바이폴라 트랜지스터와 같은 반도체 디바이스에 사용될 수 있다. 일 그룹의 실시예에서, 매장층은 통상적으로 메사의 도펀트 아래의 위치에서, 에피택셜층과 기판 사이의 인터페이스에 형성된다. 기판이 열처리되는 경우, 매장층은 상향으로 확산되고, 메사의 도펀트는 두 개의 도펀트가 에피택셜층의 표면으로부터 매장층까지 하향으로 연장하는 싱커 또는 분리영역을 형성하기 위해 병합할 때까지 하향으로 확산된다. 다른 실시예에서, 도펀트는 몇 MeV까지의 높은 에너지로 유전체로 채워진 트렌치 사이에서 임플란트되고, 그 후 확산되어, 최소의 열 수지로 깊은 확산영역을 달성함으로써 깊은 임플란테이션과 트렌치 구속 확산영역의 장점을 결합한다.
摘要翻译：半导体衬底包括填充有电介质的一对沟槽。当衬底被热处理时，被引入到沟槽之间的台面中的掺杂剂被限制了横向扩散。因此，可以在衬底上将半导体器件靠得更近，并且可以增加器件的集成密度。沟槽约束掺杂区域也比非约束扩散区域更快且更深地扩散，由此减少完成期望深度的扩散区域所需的时间和温度。该技术可用于诸如双极晶体管之类的半导体器件以及用于将器件彼此电隔离的隔离区域。在一组实施例中，掩埋层典型地在台面的掺杂剂下方的位置处形成在外延层和衬底之间的界面处。当底物是热处理，掩埋层向上扩散，直到两种掺杂剂合并以形成沉降片或从外延层的表面向下延伸到所述掩埋层的隔离区域中的台面的掺杂剂扩散的向下是的。在另一个实施方案中，掺杂剂是植入物通过的高达几MeV的一个介电沟槽填充有高能量之间，即扩散，然后，通过实现深扩散区域到最小的热树脂的呈现和所述槽限制的扩散区域的深注入优点 Lt。

6. 发明授权

KR101052660B1 트렌치 구속 분리 확산영역을 갖는 상보형 아날로그 바이폴라 트랜지스터 有权
标题翻译：具有沟槽限制隔离扩散区的互补模拟双极晶体管
公开(公告)号：KR101052660B1
公开(公告)日：2011-07-28
申请号：KR1020107023358
申请日：2003-08-13
申请人： 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
发明人： 윌리엄스리차드케이. , 코넬마이클이. , 찬와이티엔
IPC分类号： H01L29/70 , H01L29/73 , H01L21/76
CPC分类号： H01L27/0826 , H01L21/8224 , H01L21/82285 , H01L27/0821 , H01L29/6625 , H01L29/66272 , H01L2924/0002 , H01L2924/00
摘要： 반도체 기판은 유전체로 채워진 한 쌍의 트렌치를 포함한다. 트렌치 사이의 메사로 도입된 도펀트는 기판이 열처리 될 때 측면으로 확산되는 것이 제한된다. 따라서, 반도체 디바이스는 기판 상에서 서로 더욱 가까이 간격을 둘 수 있고, 디바이스의 집적 밀도는 증가될 수 있다. 트렌치 구속 도핑 영역은 또한 구속되지 않은 확산영역 보다 더 빨리 및 더 깊게 확산됨으로써, 소망 깊이의 확산영역을 완성하는데 필요한 시간과 온도를 줄인다. 상기 기술은 디바이스를 전기적으로 서로 분리시키는 분리영역뿐만 아니라 바이폴라 트랜지스터와 같은 반도체 디바이스에 사용될 수 있다. 일 그룹의 실시예에서, 매장층은 통상적으로 메사의 도펀트 아래의 위치에서, 에피택셜층과 기판 사이의 인터페이스에 형성된다. 기판이 열처리되는 경우, 매장층은 상향으로 확산되고, 메사의 도펀트는 두 개의 도펀트가 에피택셜층의 표면으로부터 매장층까지 하향으로 연장하는 싱커 또는 분리영역을 형성하기 위해 병합할 때까지 하향으로 확산된다. 다른 실시예에서, 도펀트는 몇 MeV까지의 높은 에너지로 유전체로 채워진 트렌치 사이에서 임플란트되고, 그 후 확산되어, 최소의 열 수지로 깊은 확산영역을 달성함으로써 깊은 임플란테이션과 트렌치 구속 확산영역의 장점을 결합한다.
摘要翻译：半导体衬底包括填充有电介质的一对沟槽。当衬底被热处理时，被引入到沟槽之间的台面中的掺杂剂被限制了横向扩散。因此，可以在衬底上将半导体器件靠得更近，并且可以增加器件的集成密度。沟槽约束掺杂区域也比非约束扩散区域更快且更深地扩散，由此减少完成期望深度的扩散区域所需的时间和温度。该技术可用于诸如双极晶体管之类的半导体器件以及用于将器件彼此电隔离的隔离区域。在一组实施例中，掩埋层典型地在台面的掺杂剂下方的位置处形成在外延层和衬底之间的界面处。当底物是热处理，掩埋层向上扩散，直到两种掺杂剂合并以形成沉降片或从外延层的表面向下延伸到所述掩埋层的隔离区域中的台面的掺杂剂扩散的向下是的。在另一个实施方案中，掺杂剂是植入物通过的高达几MeV的一个介电沟槽填充有高能量之间，即扩散，然后，通过实现深扩散区域到最小的热树脂的呈现和所述槽限制的扩散区域的深注入优点 Lt。

7. 发明授权

KR101010426B1 트렌치 구속 분리 확산영역을 갖는 상보형 아날로그 바이폴라 트랜지스터 有权
标题翻译：带有约束隔离扩散的补充型模拟双极晶体管
公开(公告)号：KR101010426B1
公开(公告)日：2011-01-21
申请号：KR1020057002479
申请日：2003-08-13
申请人： 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
发明人： 윌리엄스리차드케이. , 코넬마이클이. , 찬와이티엔
IPC分类号： H01L29/70 , H01L29/73 , H01L21/76
CPC分类号： H01L27/0826 , H01L21/8224 , H01L21/82285 , H01L27/0821 , H01L29/6625 , H01L29/66272 , H01L2924/0002 , H01L2924/00
摘要： 반도체 기판은 유전체로 채워진 한쌍의 트렌치를 포함한다. 트렌치 사이의 메사로 도입된 도펀트는 기판이 열처리 될 때 측면으로 확산되는 것이 제한된다. 따라서, 반도체 디바이스는 기판 상에서 서로 더욱 가까이 간격을 둘 수 있고, 디바이스의 집적 밀도는 증가될 수 있다. 트렌치 구속 도핑 영역은 또한 구속되지 않은 확산영역 보다 더 빨리 및 더 깊게 확산됨으로써, 소망 깊이의 확산영역을 완성하는데 필요한 시간과 온도를 줄인다. 상기 기술은 디바이스를 전기적으로 서로 분리시키는 분리영역뿐만 아니라 바이폴라 트랜지스터와 같은 반도체 디바이스에 사용될 수 있다. 일 그룹의 실시예에서, 매장층은 통상적으로 메사의 도펀트 아래의 위치에서, 에피택셜층과 기판 사이의 인터페이스에 형성된다. 기판이 열처리되는 경우, 매장층은 상향으로 확산되고, 메사의 도펀트는 두 개의 도펀트가 에피택셜층의 표면으로부터 매장층까지 하향으로 연장하는 싱커 또는 분리영역을 형성하기 위해 병합할 때까지 하향으로 확산된다. 다른 실시예에서, 도펀트는 몇 MeV까지의 높은 에너지로 유전체로 채워진 트렌치 사이에서 임플란트되고, 그 후 확산되어, 최소의 열 수지로 깊은 확산영역을 달성함으로써 깊은 임플란테이션과 트렌치 구속 확산영역의 장점을 결합한다.

8. 发明授权

KR101002913B1 고전압 다이오드 모듈 有权
标题翻译：高压二极管模块
公开(公告)号：KR101002913B1
公开(公告)日：2010-12-21
申请号：KR1020080070073
申请日：2008-07-18
申请人： (주)빅텍
发明人： 이홍학 , 남용오 , 박정환
IPC分类号： H01L29/70
摘要： 본 발명은 고전압 다이오드 모듈에 관한 것으로, 본 발명에 따른 고전압 다이오드 모듈은, 베이스 기판과; 상기 베이스 기판 상부에 배치되며, 상부면 일부에 적어도 하나의 전극프린팅부위와, 상기 적어도 하나의 전극프린팅 부위를 둘러싸는 형태의 홈 또는 돌기를 구비하는 중간기판과; 상기 중간기판의 상부에 배치되며, 상부면에 적어도 두개의 터미널(terminal)들이 부착 고정되는 상부기판과; 상기 중간기판과 상기 상부기판 사이에 배치되는 적어도 하나의 고전압 다이오드를 구비한다. 본 발명에 따르면, 칩핑(chipping)현상을 최소화 또는 방지하고, 절연내력을 강화하며, 열전도성을 강화하여 방열이 우수한 효과가 있다.
고전압, 다이오드, 세라믹, 방열, 절연내력, 모듈

9. 发明公开

KR1020090083353A 반도체 소자, 전자 회로, ＭＯＳＦＥＴ, 파워 ＭＯＳＦＥＴ 소자, 다이오드, 및 전자 소자의 형성 방법 有权
标题翻译：电源开关半导体器件，包括整流器
公开(公告)号：KR1020090083353A
公开(公告)日：2009-08-03
申请号：KR1020097008935
申请日：2007-11-02
申请人： 크리 인코포레이티드
发明人： 헤프너알렌 , 류세형 , 아가월애난트
IPC分类号： H01L29/70
CPC分类号： H01L29/7803 , H01L21/0465 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/6606 , H01L29/66068 , H01L29/7802 , H01L29/7828 , H01L29/861
摘要： A semiconductor device includes a drift layer having a first conductivity type and a body region adjacent the drift layer. The body region has a second conductivity type opposite the first conductivity type and forms a p-n junction with the drift layer. The device further includes a contactor region in the body region and having the first conductivity type, and a shunt channel region extending through the body region from the contactor region to the drift layer. The shunt channel region has the first conductivity type. The device further includes a first terminal in electrical contact with the body region and the contactor region, and a second terminal in electrical contact with the drift layer. The shunt channel region has a length, thickness and doping concentration selected such that: 1) the shunt channel region is fully depleted when zero voltage is applied across the first and second terminals, 2) the shunt channel becomes conductive at a voltages less than the built-in potential of the drift layer to body region p-n junction, and/or 3) the shunt channel is not conductive for voltages that reverse biase the p-n junction between the drift region and the body region. ® KIPO & WIPO 2009
摘要翻译：半导体器件包括具有第一导电类型的漂移层和与漂移层相邻的体区。身体区域具有与第一导电类型相反的第二导电类型，并与漂移层形成p-n结。该器件还包括在体区中具有第一导电类型的接触器区域和从接触器区域延伸穿过体区的分流通道区域到漂移层。分流通道区域具有第一导电类型。该装置还包括与主体区域和接触器区域电接触的第一端子和与漂移层电接触的第二端子。分流沟道区域具有选择的长度，厚度和掺杂浓度，使得：1）当跨越第一和第二端子施加零电压时，并联沟道区域完全耗尽，2）并联沟道在小于内部电位漂移层到体区pn结，和/或3）并联通道对于反向偏置漂移区和体区之间的pn结的电压不导通。 ®KIPO＆WIPO 2009

10. 发明授权

KR100879886B1 반도체소자 및 그 제조방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100879886B1
公开(公告)日：2009-01-22
申请号：KR1020070085323
申请日：2007-08-24
申请人： 주식회사 디비하이텍
发明人： 김남주
IPC分类号： H01L29/73 , H01L29/70
CPC分类号： H01L29/73 , H01L21/76897 , H01L21/8249 , H01L29/66242
摘要： A semiconductor device capable of reducing resistance and manufacturing method thereof are provided to reduce size of transistor by forming sink region on center of base and emitter with trench structure. A collector(120), a base(130), and an emitter(140) are vertically formed on a substrate(110). A trench is formed by selectively etching the emitter, the base, and the substrate with exposure of collector. A first insulation film(153) is formed in a side surface of the trench. A second insulation film(160) is formed on the first insulation film. The second insulation film includes a first contact hole(h1) for exposing a top part of the collector. A first contact plug(176) is formed in the first contact hole.
摘要翻译：提供一种能够降低电阻的半导体器件及其制造方法，以通过在具有沟槽结构的基极和发射极的中心形成吸收区来减小晶体管的尺寸。集电器（120），基座（130）和发射极（140）垂直地形成在基板（110）上。通过收集器的曝光选择性地蚀刻发射极，基极和衬底来形成沟槽。第一绝缘膜（153）形成在沟槽的侧表面中。第一绝缘膜（160）形成在第一绝缘膜上。第二绝缘膜包括用于暴露集电体顶部的第一接触孔（h1）。第一接触插塞（176）形成在第一接触孔中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式