专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170123719A 사이리스터 랜덤 액세스 메모리 장치 및 방법 审中-实审
标题翻译：晶闸管随机存取存储器件和方法
公开(公告)号：KR1020170123719A
公开(公告)日：2017-11-08
申请号：KR1020177031232
申请日：2011-06-28
申请人： 마이크론 테크놀로지, 인크.
发明人： 탕,산흐,디. , 자흐락,존,케이. , 비오레테,마이클,피.
IPC分类号： H01L27/102 , H01L29/423 , H01L29/66 , H01L29/74
CPC分类号： H01L29/66363 , H01L27/1027 , H01L29/42308 , H01L29/74 , H01L2924/1301
摘要： 메모리장치들을제작하는메모리장치들및 방법들이도시된다. 도시된방법들및 구성들은증가된메모리밀도를위한접힌수직의메모리장치들을제공한다. 제공된방법들은깊은도펀트주입(deep dopant implant)들과같은제조방법들에대한요구를감소시킨다.
摘要翻译：示出了用于制造存储器件的存储器件和方法。所说明的方法和配置提供了用于增加存储密度的折叠垂直存储器件。所提供的方法减少了制造方法如深掺杂剂植入物的需要。

2. 发明授权

KR101679108B1 국부적 에미터 쇼트 도트들의 개선된 패턴을 갖는 위상 제어 사이리스터 有权
标题翻译：具有改进的局部发射短路模式的相控制器
公开(公告)号：KR101679108B1
公开(公告)日：2016-11-23
申请号：KR1020137001485
申请日：2011-06-21
申请人： 에이비비 슈바이쯔 아게
发明人： 슈트라이트페터
IPC分类号： H01L29/74 , H01L29/08
CPC分类号： H01L29/74 , H01L29/0839 , H01L29/42308 , H01L29/7428
摘要： 사이리스터의캐소드측 상에쇼트패턴으로배열된복수의국부적에미터쇼트도트들 (304) 및메인게이트구조 (306) 을포함하는새로운설계를갖는위상제어사이리스터가제시된다. 여기서, 메인게이트구조 (306) 는, 캐소드측의중심영역으로부터주변영역쪽으로연장하는, 길이방향의, 바람직하게테이퍼된, 메인게이트빔들 (316) 을포함한다. 이웃하는메인게이트빔들 (316) 은연관되는중간의중앙라인 (314) 에대하여거리를두고배열된다. 쇼트패턴은연관되는중앙라인 (314) 에인접한영역 (312) 에서보다메인게이트빔 (316) 에인접한영역 (310) 에서더 균일하다. 캐소드측 표면의이웃하는세그먼트들에쇼트패턴들을매치하는것이필요할수도있는적응들이, 메인게이트빔들 (316) 로부터떨어진영역들 (312) 에서이루어져서, 메인게이트빔 (316) 으로부터확산하는전자정공플라즈마가쇼트도트들패턴의어떠한불균일성에의해서도간섭받지않는다. 제시된설계룰들은특히대면적위상제어형사이리스터들을위한사이리스터동작특성들의개선을가능하게한다.

3. 发明公开

KR1020150051823A 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자 审中-实审
标题翻译：二维材料，其形成方法和包括二维材料的装置
公开(公告)号：KR1020150051823A
公开(公告)日：2015-05-13
申请号：KR1020130133830
申请日：2013-11-05
申请人： 삼성전자주식회사
发明人： 신현진 , 박성준 , 이재호 , 허진성
IPC分类号： H01L21/208 , H01L31/04 , C01G39/06
CPC分类号： H01L29/0665 , C01B19/04 , C01G25/00 , C01G27/00 , C01G39/06 , C01G41/00 , C01P2004/20 , C01P2006/40 , H01L29/0673 , H01L29/1033 , H01L29/22 , H01L29/221 , H01L29/24 , H01L29/66977 , H01L29/73 , H01L29/7317 , H01L29/737 , H01L29/74 , H01L29/778 , H01L29/78 , H01L29/792 , H01L29/861 , H01L29/8611 , H01L31/032 , H01L31/0322 , H01L31/0324 , H01L31/035281 , H01L31/109 , Y10T428/24802
摘要： 이차원물질요소와그 형성방법및 이차원물질요소를포함하는소자에관해개시되어있다. 개시된이차원물질요소는제1 이차원물질및 이에결합된제2 이차원물질을포함할수 있다. 상기제1 이차원물질과제2 이차원물질은화학결합될수 있다. 상기제1 이차원물질의측면에상기제2 이차원물질이결합될수 있다. 상기제1 이차원물질은제1 금속칼코게나이드계물질을포함할수 있다. 상기제2 이차원물질은제2 금속칼코게나이드계물질을포함할수 있다. 상기이차원물질요소는 PN 접합구조를가질수 있다. 상기이차원물질요소는밴드갭이서로다른복수의이차원물질을포함할수 있다.
摘要翻译：公开了二维材料元件，其形成方法和包括二维材料元件的器件。二维材料元件可以包括第一二维材料和与其组合的第二二维材料。二维材料可以与第二二维材料化学组合。第二二维材料可以与第一二维材料的侧面组合。第一二维材料可以包括第一金属硫族化物材料。第二二维材料可以包括第二金属硫族化物材料。二维材料元件可以具有PN结结构。二维材料元件可以包括具有不同带隙的其它二维材料。

4. 发明公开

KR1020140074971A 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ＭＣＴ 소자 有权
标题翻译：具有基准宽度测量和非锁定状态的MCT器件
公开(公告)号：KR1020140074971A
公开(公告)日：2014-06-18
申请号：KR1020147011565
申请日：2012-10-01
申请人： 파칼 테크놀로지스 엘엘씨
发明人： 블란차드,리차드에이. , 아끼야마,히데노리 , 트워르지들로,보이텍
IPC分类号： H01L29/74 , H01L21/332
CPC分类号： H01L29/7455 , H01L29/1608 , H01L29/2003 , H01L29/42308 , H01L29/66363 , H01L29/74 , H01L21/326 , H01L29/78
摘要： ON 상태의 협-베이스 동작과 OFF 상태의 광-베이스 동작 사이에서 스위칭하고 협-베이스 ON 상태에서만 래치-업을 유지할 수 있는 게이트-제어형 사이리스터를 위한 방법 및 시스템이 개시된다.

5. 发明公开

KR1020130006584A 기판상에 형성된 전자 장치 및 그 제조 방법 无效
标题翻译：在基片上形成的电子器件及其制造方法
公开(公告)号：KR1020130006584A
公开(公告)日：2013-01-17
申请号：KR1020120151998
申请日：2012-12-24
申请人： 카토다 타카시
发明人： 카토다타카시
IPC分类号： H01L29/80 , H01L29/74 , H01L29/72 , H01L29/772
CPC分类号： H01L29/267 , H01L29/22 , H01L29/24 , H01L29/45 , H01L29/47 , H01L29/732 , H01L29/74 , H01L29/812
摘要： PURPOSE: An electronic device formed on a substrate and a manufacturing method thereof are provided to easily implement a power device composed of a wide gap semiconductor. CONSTITUTION: A substrate(101) is made of silicon. A molybdenum oxide layer(102) is formed on the substrate. An n type molybdenum oxide layer(103) is formed on the molybdenum oxide layer. A schottky electrode(110) is formed on the n type molybdenum oxide layer. A source electrode(111) and a drain electrode(112) are formed on the n type molybdenum oxide layer.
摘要翻译：目的：提供一种形成在基板上的电子器件及其制造方法，以容易地实现由宽间隙半导体构成的功率器件。构成：衬底（101）由硅制成。在基板上形成氧化钼层（102）。在氧化钼层上形成n型氧化钼层（103）。在n型钼氧化物层上形成肖特基电极（110）。源极电极（111）和漏电极（112）形成在n型钼氧化物层上。

6. 发明授权

KR100951241B1 조정 가능한 반도체 장치 失效
标题翻译：可调谐半导体器件
公开(公告)号：KR100951241B1
公开(公告)日：2010-04-05
申请号：KR1020067021251
申请日：2004-04-22
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 프리맨그레고리쥐 , 리재-성 , 쉐리던데이빗씨 , 세인트온지스테판에이 , 스트릭커앤드리아스디 , 볼드맨스티븐에이치
IPC分类号： H01L29/73
CPC分类号： H01L29/66363 , H01L29/0821 , H01L29/0834 , H01L29/66242 , H01L29/7378 , H01L29/74 , H01L29/861 , H01L29/872 , H01L29/93
摘要： 공개된 것은 하부의 기판과 상이한 극성을 갖는 불연속 비-평면 부-컬렉터를 포함하는 반도체 구조물을 형성하는 방법이다. 추가로, 본 구조물은 부-컬렉터 상부에 활성 구역(컬렉터), 상기 활성 구역 상부에 베이스 및 상기 베이스 상부에 이미터를 포함한다. 불연속 부-컬렉터의 불연속부 사이의 거리는 반도체 구조물의 성능 특성을 조정한다. 상기 성능 특성은 브레이크다운 전압, 단위 전류 이득 차단 주파수, 단위 전력 이득 차단 주파수, 전이 주파수, 전류 밀도, 커패시턴스 범위, 소음 주입, 소수 캐리어 주입 및 트리거 전압과 유지 전압을 포함한다.
부-컬렉터, 불순물 함유 농도

7. 发明公开

KR1020090122106A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020090122106A
公开(公告)日：2009-11-26
申请号：KR1020080118725
申请日：2008-11-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 요시우라야스히로 , 이노우에마사노리
IPC分类号： H01L29/861
CPC分类号： H01L29/0619 , H01L29/0649 , H01L29/0653 , H01L29/0834 , H01L29/1016 , H01L29/74 , H01L29/7805 , H01L29/7811 , H01L29/861 , H01L29/8611
摘要： PURPOSE: A semiconductor device is provided to improve breakdown resistance by suppressing the concentration of a current in an external terminal of an anode. CONSTITUTION: A semiconductor device includes a first conductive semiconductor substrate(1), a second conductive anode(2), a guard ring(6), a first conductive cathode, and a second conductive cathode impurity area. The first conductive semiconductor substrate includes a first main surface and a second main surface to face each other. The second conductive anode is formed in the first main surface of the semiconductor substrate. The guard ring surrounds the anode with a preset interval. The first conductive cathode is formed on the second main surface of the semiconductor substrate. The second conductive cathode impurity area is formed in the area opposite to the guard ring in the cathode.
摘要翻译：目的：提供一种半导体器件，通过抑制阳极外部端子中的电流浓度来提高耐击穿性。构成：半导体器件包括第一导电半导体衬底（1），第二导电阳极（2），保护环（6），第一导电阴极和第二导电阴极杂质区域。第一导电半导体衬底包括第一主表面和第二主表面以彼此面对。第二导电阳极形成在半导体衬底的第一主表面中。保护环以预设间隔围绕阳极。第一导电阴极形成在半导体衬底的第二主表面上。第二导电阴极杂质区域形成在阴极中与保护环相对的区域中。

8. 发明公开

KR1020080066742A 리세스형 채널 부성 미분 저항 기반 메모리 셀 有权
标题翻译：基于差分通道的基于差分电阻的存储器单元
公开(公告)号：KR1020080066742A
公开(公告)日：2008-07-16
申请号：KR1020087010415
申请日：2006-09-26
申请人： 마이크론 테크놀로지, 인크.
发明人： 몰리,찬드라
IPC分类号： H01L29/94 , H01L29/87 , H01L21/20
CPC分类号： H01L29/74 , H01L27/1027 , H01L27/1203 , H01L29/66363
摘要： Disclosed herein is an improved recessed thyristor-based memory cell. The disclosed cell comprises in one embodiment a conductive plug recessed into the bulk of the substrate, which is coupled to or comprises the enable gate of the cell. Vertically disposed around this recessed gate is a thyristor, whose anode (source; p-type region) is connected to the bit line and cathode (drain; n-type region) is connected to the word line. Aside from the recessed enable gate, the disclosed cell comprises no other gate, such as an access transistor, and hence is essentially a one-transistor device. As a result, and as facilitated by the vertical disposition of the thyristor, the disclosed cell takes up a small amount of area on an integrated circuit when compared to a traditional DRAM cell. Moreover, the disclosed cell is simple to manufacture in its various embodiments, and is easy to configure into an array of cells. Isolation underneath the cell, while not required in all useful embodiments, assists in improving the data retention of the cell and extends the time needed between cell refresh.
摘要翻译：本发明公开了一种改进的基于嵌入式可晶闸管的存储单元。所公开的单元在一个实施例中包括凹入到基板的主体中的导电插塞，其耦合到或包括电池的使能栅极。垂直设置在该凹入栅极周围的是晶闸管，其阳极（源极; p型区域）连接到位线，阴极（漏极; n型区域）连接到字线。除了凹入的使能栅极之外，所公开的单元不包括诸如存取晶体管的其它栅极，因此本质上是单晶体管器件。结果，并且由于晶闸管的垂直布置方便，当与传统DRAM单元相比时，所公开的单元在集成电路上占用少量的面积。此外，所公开的小区在其各种实施例中容易制造，并且易于配置成单元阵列。在所有有用的实施例中，在细胞之下的隔离虽然不是必需的，但有助于改善细胞的数据保留并延长细胞刷新所需的时间。

9. 发明公开

KR1020060082023A 전력용 반도체장치 有权
标题翻译： 전력용반도체장치
公开(公告)号：KR1020060082023A
公开(公告)日：2006-07-14
申请号：KR1020050108416
申请日：2005-11-14
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 오오타켄지 , 야마구치요시히로 , 야마구치히로시
IPC分类号： H01L29/87
CPC分类号： H01L29/0661 , H01L29/0619 , H01L29/0834 , H01L29/74
摘要： The power element, applicable e.g. to an NPNP thyristor or IGBT (insulated gate bi-polar transistor), consists of a semiconductor substrate (1) with a first type of conductivity and having lateral surfaces with vertical (1a) and recessed (1b) sections. It has a control electrode region (2) with a second type of conductibility, formed in a first main surface (1c) of the substrate and having primary electrode regions (3). A second main surface (1d) of the substrate opposite the first has a second electrode region (4) and a guard ring (5) surrounding it.
摘要翻译：功率元件，例如适用于到NPNP晶闸管或IGBT（绝缘栅极双极晶体管），由具有第一类导电性并具有垂直（1a）和凹陷（1b）部分的侧表面的半导体衬底（1）组成。它具有形成在衬底的第一主表面（1c）中并具有主电极区域（3）的具有第二类型导电性的控制电极区域（2）。衬底的与第一主表面相对的第二主表面（1d）具有第二电极区域（4）和围绕它的保护环（5）。

10. 发明授权

KR101793214B1 사이리스터 랜덤 액세스 메모리 장치 및 방법 有权
公开(公告)号：KR101793214B1
公开(公告)日：2017-11-02
申请号：KR1020137002248
申请日：2011-06-28
申请人： 마이크론 테크놀로지, 인크.
发明人： 탕,산흐,디. , 자흐락,존,케이. , 비오레테,마이클,피.
IPC分类号： H01L21/8239 , H01L27/105
CPC分类号： H01L29/66363 , H01L27/1027 , H01L29/42308 , H01L29/74 , H01L2924/1301
摘要： 메모리장치들을제작하는메모리장치들및 방법들이도시된다. 도시된방법들및 구성들은증가된메모리밀도를위한접힌수직의메모리장치들을제공한다. 제공된방법들은깊은도펀트주입(deep dopant implant)들과같은제조방법들에대한요구를감소시킨다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式