专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160005535A 반도체 장치의 리시버 회로 审中-实审
标题翻译：半导体器件接收电路
公开(公告)号：KR1020160005535A
公开(公告)日：2016-01-15
申请号：KR1020140084574
申请日：2014-07-07
申请人： 에스케이하이닉스 주식회사
发明人： 황진하
IPC分类号： H03K19/0175
CPC分类号： H03L7/06 , H03K3/356139 , H03K3/356191
摘要： 본기술은차동입력단과차동출력단을포함하는래치; 및상기차동입력단과상기차동출력단사이의제 1 중간노드와제 2 중간노드를이전데이터에따라선택적으로리셋시키도록구성된제어부를포함할수 있다.
摘要翻译：本发明包括：锁存器，包括差分输入端和差分输出端; 以及控制单元，被配置为根据先前的数据选择性地复位差分输入端子和差分输出端子之间的第一和第二中间节点。因此，本发明提高了接收电路的接收效率，降低了消耗电流。

2. 发明授权

KR101567999B1 로우 스윙 동적 회로 및 그 동작 방법 有权
标题翻译：低开关动态电路及其工作方式
公开(公告)号：KR101567999B1
公开(公告)日：2015-11-20
申请号：KR1020130072427
申请日：2013-06-24
申请人： 브로드콤 코포레이션
发明人： 조쉬,사친
IPC分类号： H03K19/094
CPC分类号： H03K3/356156 , H03K3/356139 , H03K19/096
摘要： 본발명의실시예들은감소된동적파워및 누설파워를갖는로우스윙동적회로들을가능하게한다. 일실시예에있어, 레벨검출회로가동적회로의동적노드의프리-차지전압레벨을모니터링하고, 프리-차지전압이로직하이기준전압을초과할때 동적노드의충전을중단한다. 로직하이기준전압은동적회로의공급전압보다낮게선택되며, 이는로우스윙동적회로를야기한다. 다른실시예에있어, 동적노드전압이그라운드전압보다는높은로직로우기준전압아래로떨어질때, 풀-다운로직회로부가동적노드로부터분리된다. 다른실시예에있어, 동적회로의 DC 키퍼회로가동적노드의프리-차지레벨에기초하여구성된다.

3. 发明公开

KR1020110002330A 반도체 장치의 데이터 샘플링 회로 有权
标题翻译：半导体器件的数据采集电路
公开(公告)号：KR1020110002330A
公开(公告)日：2011-01-07
申请号：KR1020090059866
申请日：2009-07-01
申请人： 에스케이하이닉스 주식회사
发明人： 이지왕 , 김용주 , 한성우 , 송희웅 , 오익수 , 김형수 , 황태진 , 최해랑 , 장재민 , 박창근
IPC分类号： H03K7/02 , G11C27/02
CPC分类号： H03K3/356139 , G06F5/06 , H03K3/0375
摘要： PURPOSE: A data sampling circuit of a semiconductor device is provided to perform a sampling operation by extending a pulse width of the inputted digital signal. CONSTITUTION: A first input unit(300) performs a sampling operation based on a clock signal by receiving a data signal. A second input unit(320) performs a sampling operation based on a clock signal by receiving a signal which is delayed corresponding to a data signal. An output unit outputs a sampling data signal by combining an output signal of the first input unit and the second input unit. The first input unit changes the logic level of the output signal in response to the logic level of the data. The first input unit changes the logic level of the output signal in response to the logic level of the data signal detected at a first edge of a clock signal. The first input unit prevents the change of the logic level of the output signal regardless of the logic level of the data signal detected at a second edge of the clock signal.
摘要翻译：目的：提供半导体器件的数据采样电路，通过扩展输入的数字信号的脉冲宽度来执行采样操作。构成：第一输入单元（300）通过接收数据信号基于时钟信号执行采样操作。第二输入单元（320）通过接收对应于数据信号延迟的信号，基于时钟信号执行采样操作。输出单元通过组合第一输入单元和第二输入单元的输出信号来输出采样数据信号。第一输入单元响应于数据的逻辑电平改变输出信号的逻辑电平。第一输入单元响应于在时钟信号的第一个边沿处检测到的数据信号的逻辑电平来改变输出信号的逻辑电平。无论在时钟信号的第二个边缘处检测到的数据信号的逻辑电平如何，第一输入单元防止输出信号的逻辑电平的改变。

4. 发明公开

KR1020090106816A 클록 드라이버 및 이를 구비하는 차지 펌프 无效
标题翻译：时钟驱动器和充电泵
公开(公告)号：KR1020090106816A
公开(公告)日：2009-10-12
申请号：KR1020080032184
申请日：2008-04-07
申请人： 삼성전자주식회사
发明人： 김주하
IPC分类号： H03K5/00
CPC分类号： H02M3/073 , H03K3/356139 , H04N5/3577 , H04N5/374 , H04N5/3765
摘要： PURPOSE: A clock driver and a charge pump with the same are provided to supply a stable step-up voltage to an image sensor by minimizing the ripple. CONSTITUTION: A clock driver(120) generates at least one control clock for controlling a pumping circuit(110). The clock driver includes a first driver(121) and a second driver(122). The first driver generates a first control clock by puling up a first node in response to a first reference clock and pulling down the first node in response to a second reference clock. A second driver generates a second control clock by pulling up the second node in response to the second reference clock and pulling down the second node in response to the first reference clock. The first driver includes a first hysteresis controller(121_1) generating a first output signal with the time delay in response to the rising transition and the falling transition of the second reference clock.
摘要翻译：目的：提供时钟驱动器和电荷泵，以通过最小化纹波为图像传感器提供稳定的升压电压。构成：时钟驱动器（120）产生用于控制泵浦电路（110）的至少一个控制时钟。时钟驱动器包括第一驱动器（121）和第二驱动器（122）。第一驱动器通过响应于第一参考时钟脉冲第一节点并响应于第二参考时钟来拉下第一节点来产生第一控制时钟。第二驱动器通过响应于第二参考时钟提升第二节点并响应于第一参考时钟而拉下第二节点而产生第二控制时钟。第一驱动器包括第一滞后控制器（121_1），其响应于第二参考时钟的上升转变和下降转换而产生具有时间延迟的第一输出信号。

5. 发明授权

KR100896188B1 레벨 변환 플립-플롭, 및 레벨 변환 플립-플롭의 동작 방법 有权
标题翻译：电平转换触发器，以及操作电平转换触发器的方法
公开(公告)号：KR100896188B1
公开(公告)日：2009-05-12
申请号：KR1020070051079
申请日：2007-05-25
申请人： 삼성전자주식회사
发明人： 박재호
IPC分类号： H03K3/356
CPC分类号： H03K3/356139
摘要： 레벨 변환 플립-플롭은, 데이터 입력 회로, 클락킹 회로, 전류 미러 회로, 및 래치 회로를 포함한다. 데이터 입력 회로는, 출력 전원 전압보다 작은 입력 전원 전압 또는 접지 전압을 가지는 입력 데이터 신호에 응답하여, 풀-업 전류 또는 풀-다운 전류를 발생한다. 클락킹 회로는, 입력 전원 전압 또는 접지 전압을 가지는 클락 신호에 응답하여, 풀-업 전류를 내부 노드에 제공하거나 또는 풀-다운 전류를 출력 노드에 제공한다. 전류 미러 회로는, 내부 노드에 제공된 풀-업 전류에 응답하여, 출력 노드를 출력 전원 전압으로 풀-업한다. 래치 회로는 출력 노드에서 발생되는 출력 데이터 신호를 래치한다.

6. 发明公开

KR1020060114055A 감지 증폭기를 기반으로 한 플립-플롭 회로 无效
标题翻译：基于放大器的FLIP-FLOP电路
公开(公告)号：KR1020060114055A
公开(公告)日：2006-11-06
申请号：KR1020050035158
申请日：2005-04-27
申请人： 삼성전자주식회사
发明人： 김민수
IPC分类号： H03K3/037 , H03K3/356
CPC分类号： G11C7/065 , H03K3/356139
摘要： A sense amplifier-based flip-flop circuit is provided to reducing a chip size, power consumption, and logic depth by implementing a flip-flop of by removing a slave terminal such as an RS-latch and only using a single sense amplifier. In a sense amplifier-based flip-flop circuit(100), a pulse generator(120) generates an active low pulse signal in response to one of first and second shifts of a clock signal. A sense amplifier(140) senses differential input signals in response to a rising edge of the active low pulse signal and maintains the sensed differential input signals before generating the next active low pulse signal.
摘要翻译：提供基于读出放大器的触发器电路，通过实现通过去除诸如RS-锁存器的从属终端并且仅使用单个读出放大器来实现触发器来减小芯片尺寸，功耗和逻辑深度。在基于放大器的触发器电路（100）中，脉冲发生器（120）响应于时钟信号的第一和第二移位之一产生有效低电平脉冲信号。读出放大器（140）响应于有源低脉冲信号的上升沿来感测差分输入信号，并在产生下一个有效低电平脉冲信号之前维持感测到的差分输入信号。

7. 发明授权

KR100480597B1 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기 失效
标题翻译：使用输出反馈信号控制偏移电压的输入接收器
公开(公告)号：KR100480597B1
公开(公告)日：2005-04-06
申请号：KR1020020026434
申请日：2002-05-14
申请人： 삼성전자주식회사
发明人： 조영찬 , 김윤철
IPC分类号： G11C11/40
CPC分类号： G11C7/106 , G11C7/062 , G11C7/065 , G11C7/1051 , G11C7/1069 , H03K3/012 , H03K3/356139
摘要： 감지속도를 향상시키기 위해 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는 입력 수신기가 개시된다. 상기 입력 수신기는, 피드백 신호에 응답하여 오프셋 전압이 조절되고 기준전압을 기준으로 하여 입력신호를 증폭하는 프리 증폭기를 구비한다. 감지 증폭기는 클럭신호에 응답하여 상기 프리 증폭기의 출력신호 및 반전 출력신호를 증폭한다. 래치회로는 상기 감지 증폭기의 출력신호 및 반전 출력신호를 래치한다. 반전회로는 상기 기준전압을 전원 공급전압으로 사용하고 상기 래치회로의 반전 출력신호를 반전시키고, 상기 반전회로의 출력신호가 상기 피드백 신호로서 제공된다. 선택적으로(alternatively), 상기 반전회로없이 상기 래치회로의 출력신호가 상기 피드백 신호로서 직접 상기 프리 증폭기에 제공될 수 있다.

8. 发明授权

KR100425474B1 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 有权
标题翻译： 감소된프리차을을을을데데데력력회회회회회
公开(公告)号：KR100425474B1
公开(公告)日：2004-03-30
申请号：KR1020010072590
申请日：2001-11-21
申请人： 삼성전자주식회사
发明人： 허낙원 , 공배선
IPC分类号： H03K19/0175
CPC分类号： H03K3/356139 , H03K3/356191 , H03K3/3562
摘要： A data output method and data output circuit capable of increasing data output speed by reducing clock power while increasing sensing speed are provided. The data output method includes (a) precharging output terminals to a precharge voltage lower than a supply voltage; and (b) outputting differential output signals to the output terminals in response to differential input signals. In step (a) the output terminals are precharged in response to a clock signal having a first state, and in step (b) the differential signals are output to the output terminals in response to the clock signal having a second state. The voltage swing of the clock signal is set lower than the precharge voltage. The method further includes latching the differential output signals.
摘要翻译：提供了一种数据输出方法和数据输出电路，其能够通过在增加感测速度的同时减小时钟功率来提高数据输出速度。该数据输出方法包括：（a）将输出端预充电到低于电源电压的预充电电压; 和（b）响应差分输入信号将差分输出信号输出到输出端。在步骤（a）中，输出端子响应于具有第一状态的时钟信号被预充电，并且在步骤（b）中，响应于具有第二状态的时钟信号，差分信号被输出到输出端子。时钟信号的电压摆幅被设置为低于预充电电压。该方法还包括锁存差分输出信号。

9. 发明公开

KR1020040006547A 고속 동작을 위한 플립플롭 失效
标题翻译：高速操作的FLIP-FLOP能力
公开(公告)号：KR1020040006547A
公开(公告)日：2004-01-24
申请号：KR1020020040847
申请日：2002-07-12
申请人： 삼성전자주식회사
发明人： 김민수
IPC分类号： H03K3/037
CPC分类号： H03K3/356139
摘要： PURPOSE: A flip-flop capable of operating at high speed, which dose not use a NAND gate, so reducing the clock-to-output delay. CONSTITUTION: A sense amplifier-based flip flop(SAFF)(200) for operating at high speed includes a sense amplifier(210) and a latch circuit(230). The sense amplifier(210) is provided with a first node(ND5) and a second node(ND3) for precharging the first node(ND5) and the second node(ND3) in response to the state of the clock signal or for outputting the differential output signals to the first node(ND5) and the second node(ND3) by receiving and amplifying in response to the state of the clock signal. And, the latch circuit(230), connected to the first node(ND5) and the second node(ND3), detects and latches the differential input signals in response to the state of the clock signals and the differential output signals.
摘要翻译：目的：触发器能够高速运行，不使用NAND门，因此可以减少时钟到输出的延迟。构成：用于高速工作的基于感测放大器的触发器（SAFF）（200）包括读出放大器（210）和锁存电路（230）。读出放大器（210）具有响应于时钟信号的状态而对第一节点（ND5）和第二节点（ND3）进行预充电的第一节点（ND5）和第二节点（ND3），或用于输出通过响应于时钟信号的状态通过接收和放大来将差分输出信号送到第一节点（ND5）和第二节点（ND3）。并且，连接到第一节点（ND5）和第二节点（ND3）的锁存电路（230）响应于时钟信号和差分输出信号的状态来检测和锁存差分输入信号。

10. 发明授权

KR100397890B1 펄스 신호를 발생시키는 고속 입력 리시버 失效
标题翻译： 펄스신호를발생시키는고속입력리시버
公开(公告)号：KR100397890B1
公开(公告)日：2003-09-19
申请号：KR1020010039701
申请日：2001-07-04
申请人： 삼성전자주식회사
发明人： 이종철 , 윤용진 , 이광진
IPC分类号： H03K3/00
CPC分类号： H03K3/356139 , H03K3/012 , H03K3/356156
摘要： An input receiver capable of sensing and amplifying an external signal having a very small swing input signal. The input receiver comprises a clock sampled amplifier for receiving a clock signal and a reference signal, respectively, in response to a first state of a clock signal and a delayed sampling clock signal, and for amplifying and sampling the voltage difference between the external signal and the reference signal, respectively, in response to a transition of the clock and delayed sampling clock signals to a second state; and a pulse generator for pre-charging a power source voltage and selectively pulling down the pre-charged signals to produce a pulse signal, in response to the second state of the delayed sampling clock signal and outputs of the clock sampled amplifier.
摘要翻译：一种输入接收器，能够检测和放大具有非常小的摆动输入信号的外部信号。输入接收器包括时钟采样放大器，用于响应于时钟信号和延迟采样时钟信号的第一状态而分别接收时钟信号和参考信号，并且用于放大和采样外部信号与外部信号之间的电压差响应于时钟和延迟采样时钟信号到第二状态的转变，分别引用参考信号; 以及脉冲发生器，用于响应延迟采样时钟信号的第二状态和时钟采样放大器的输出，预充电源电压并选择性地下拉预充电信号以产生脉冲信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式