专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102201101B1 상보적 전류 전계효과 트랜지스터 소자 및 증폭기 有权
公开(公告)号：KR102201101B1
公开(公告)日：2021-01-11
申请号：KR1020187005438
申请日：2015-07-29
申请人： 서킷 시드, 엘엘씨
发明人： 쇼버로버트씨. , 쇼버수잔마리아
IPC分类号： H03K19/094 , H03K19/0185
摘要： 본발명은, 아날로그 CMOS 회로를설계하기위한, 서브-문턱동작(sub-threshold operation)의이점을갖는전하기반접근법을가능하게하는신규하고독창적인복합소자구조에관한것이다. 특히, 종래의고체상태소자는하나의제어포트, 즉, 게이트제어포트를갖는반면, 본발명은두 개의제어포트, 즉, 저임피던스포트및 게이트제어포트를각각갖는 n-형및 p-형전류전계효과트랜지스터의상보적쌍에기초한고체상태소자에관한것이다. 이신규한고체상태소자는종래의소자에비해다양한개선을제공한다.

2. 发明授权

KR101979573B1 반도체 장치 有权
公开(公告)号：KR101979573B1
公开(公告)日：2019-05-17
申请号：KR1020120052930
申请日：2012-05-18
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 가토기요시
IPC分类号： H03K19/094

3. 发明公开

KR1020170127749A 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템 审中-实审
标题翻译：缓冲器，使用其的多相时钟发生器，半导体器件和系统
公开(公告)号：KR1020170127749A
公开(公告)日：2017-11-22
申请号：KR1020160058251
申请日：2016-05-12
申请人： 에스케이하이닉스 주식회사
发明人： 정해강
IPC分类号： G11C7/10 , G11C7/20 , H03K19/0185 , H03K19/094
CPC分类号： H03M9/00 , H03K3/356095 , H03K5/15013
摘要： 본발명의실시예에따른버퍼는증폭회로, 증폭전류생성회로및 래치클럭회로를포함할수 있다. 상기증폭회로는신호및 입력신호쌍에기초하여제 1 출력노드및 제 2 출력노드의전압레벨을변화시킬수 있다. 상기증폭전류생성회로는제 1 동작구간에서상기제 1 및제 2 출력노드로서로다른크기의전류를제공하고, 제 2 동작구간에서상기제 1 및제 2 출력노드로동일한크기의전류를제공할수 있다.
摘要翻译：根据本发明实施例的缓冲器可以包括放大电路，放大电流生成电路和锁存时钟电路。放大电路可以基于信号和输入信号对来改变第一输出节点和第二输出节点的电压电平。放大的电流生成电路可以在第一操作时段中向第一输出节点和第二输出节点提供不同大小的电流，并且在第二操作时段中向第一输出节点和第二输出节点提供相同大小的电流。

4. 发明授权

KR101760171B1 ESD 보호 구조 및 광양자 공급원을 포함하는 집적 회로 有权
标题翻译：包含ESD保护结构和光子源的集成电路
公开(公告)号：KR101760171B1
公开(公告)日：2017-07-20
申请号：KR1020150027001
申请日：2015-02-26
申请人： 인피니언 테크놀로지스 아게
发明人： 카오이쿤 , 글라세르울리히 , 헬매그너스-마리아 , 레본줄리엔 , 메이어호퍼마이클 , 메이저안드레아스 , 스테헤르마티아스 , 빌레멘주스트
IPC分类号： H03K19/0175 , H03K17/16 , H03K19/094
CPC分类号： H01L27/0255 , H01L27/0292 , H02H9/046
摘要： 본발명은 ESD 보호구조(110)를포함한집적회로(100)에관한것이다. 한실시형태는제1 단자(107) 및제2 단자(108)와접속되어있고제1 단자(107)와제2 단자(108) 사이의전압차가 +10V 보다크고 -10V 보다작을때 구동될수 있는회로부분(105)을포함한다. 상기집적회로(100)는또한제1 단자(107)와제2 단자(108) 사이의정전방전에대해회로부분(105)을보호하기에적합한 ESD 보호구조(110)를포함하며, 여기서 ESD 보호구조(110)는점화없이 +10V 초과 -10V 미만의제1 단자(107)와제2 단자(108) 사이의전압차로구동될수 있다. ESD 보호구조(110)는광양자공급원(112)에의해 ESD 펄스로딩시방출되는광양자(114)가 ESD 보호구조(110)에흡수될수 있고상기흡수된광양자(114)에의해발생되는전자-정공쌍을매개로하여애벌런치항복(avalanche breakdown)이유도될수 있도록광양자공급원(112)과전기적및 광학적으로연결된다.
摘要翻译：本发明涉及包括ESD保护结构（110）的集成电路（100）。单触式是连接到第一端子107和第二端子108的电路部分，并且可以在第一端子107和第二端子108之间的电压差大于+ 10V且小于-10V时被驱动它包括105。集成电路100还包括适于保护电路部分105免受第一端子107和第二端子108之间的正向偏置的ESD保护结构110，其中ESD保护结构110 可以由第一端子107和第二端子108之间的电压差大于+ 10V且小于-10V来驱动而不点火。 ESD保护结构110可以被配置为使得在ESD脉冲加载期间由光子源112发射的光子114可以被ESD保护结构110吸收并且电子 - 并且电和光学连接到光子源112，以成为雪崩击穿的原因。

5. 发明公开

KR1020170015933A 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로 审中-实审
标题翻译：引导电路和使用相同的单极逻辑电路
公开(公告)号：KR1020170015933A
公开(公告)日：2017-02-10
申请号：KR1020167035956
申请日：2015-05-29
申请人： 예일 유니버시티
发明人： 순,샤오 , 마,초-핑
IPC分类号： H03K19/017 , H03K19/094
CPC分类号： H03K19/01714 , H03K3/356113 , H03K19/094
摘要： 본개시의예시적인실시예는약한고전압조건을보상하기위한부트스트래핑모듈및 부트스트래핑모듈을이용하는논리회로에관한것이다. 부트스트래핑모듈은이러한단극성회로의약한고전압문제를해결하면서도진정한단극성회로가구현될수 있도록논리회로에서사용되는트랜지스터의채널형과동일한단일채널형의트랜지스터를이용하여구현될수 있다.
摘要翻译：本公开的示例性实施例涉及自举模块和利用自举模块补偿弱高条件的逻辑电路。可以使用具有与在逻辑电路中使用的晶体管的通道类型相同的单通道类型的晶体管来实现自举模块，使得可以在解决这种单极电路的弱高问题的同时实现真正的单极电路。

6. 发明公开

KR1020170015576A 펄스 신호 출력 회로 및 시프트 레지스터 审中-实审
标题翻译：脉冲信号输出电路和移位寄存器
公开(公告)号：KR1020170015576A
公开(公告)日：2017-02-08
申请号：KR1020177003180
申请日：2011-02-25
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 아마노세이코 , 토요타카코헤이 , 미야케히로유키 , 미야자키아야 , 시시도히데아키 , 쿠스노키코지
IPC分类号： H03K19/0185 , H03K19/094 , H03K19/0952 , H03K19/0175
CPC分类号： G11C19/28 , G09G3/3677 , G09G3/3696 , G09G2300/0809 , G09G2310/0286 , G11C19/184 , H01L25/03 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L27/127 , H01L27/1288 , H01L2924/0002 , H03K19/0013 , H05K7/02 , H01L2924/00 , H03K19/018507 , H03K19/0175 , H03K19/094 , H03K19/0952
摘要： 개시하는발명의일 양태는, 안정적으로동작할수 있는펄스신호출력회로및 그것을포함하는시프트레지스터를제공하는것을과제의하나로한다. 개시하는발명의일 양태의펄스신호출력회로는, 제 1 내지제 10 트랜지스터를가지고, 제 1 트랜지스터및 제 3 트랜지스터의채널길이(L)에대한채널폭(W)의비(W/L)는제 6 트랜지스터의 W/L보다크고, 제 5 트랜지스터의 W/L은제 6 트랜지스터의 W/L보다크고, 제 5 트랜지스터의 W/L은제 7 트랜지스터의 W/L과동일하고, 제 3 트랜지스터의 W/L은제 4 트랜지스터의 W/L보다크게한다. 이것에의해, 안정적으로동작할수 있는펄스신호출력회로및 그것을포함하는시프트레지스터를제공할수 있다.
摘要翻译：所公开的发明的一个方面是提供一种能够稳定工作的脉冲信号输出电路以及包括该脉冲信号输出电路的移位寄存器。本发明的一个公开的yangtaeui脉冲信号输出电路中，第一至具有第十晶体管，所述第一晶体管，以及第三信道宽度（W）UIBI（W / L）为晶体管的沟道长度（L）neunje第六晶体管 W的/ L比第五晶体管的W / L银较大比W / L第六晶体管的尺寸，工件W /第五晶体管的W / L银第七晶体管，在第三晶体管4 W / L银L的gwadong W / L的晶体管。因此，可以提供一种能够稳定工作的脉冲信号输出电路和包括该脉冲信号输出电路的移位寄存器。

7. 发明公开

KR1020160115891A ＣＭＯＳ 입력 버퍼 회로 有权
标题翻译： CMOS输入缓冲电路
公开(公告)号：KR1020160115891A
公开(公告)日：2016-10-06
申请号：KR1020160122326
申请日：2016-09-23
申请人： 에스아이아이 세미컨덕터 가부시키가이샤
发明人： 우츠노미야후미야스
IPC分类号： H03K19/0185 , H03K19/00 , H03K19/094
CPC分类号： H03K19/018521 , H03K19/0005 , H03K19/09432
摘要： 저전압동작이고또한저소비전류의 CMOS 입력버퍼회로를제공하는것으로서, 드레인이전원단자 VDD에접속되고, 게이트가출력단자에접속된공핍형 NMOS 트랜지스터와, 소스가공핍형 NMOS 트랜지스터의소스에접속되고, 드레인이출력단자에접속되며, 게이트가입력단자에접속된 PMOS 트랜지스터와, 소스가기준단자 GND에접속되고, 게이트가입력단자에접속되며, 드레인이출력단자에접속된 NMOS 트랜지스터를구비한구성으로했다.

8. 发明授权

KR101599716B1 트랜지스터의 문턱전압에 관계없이 안정적인 출력 신호를 생성하기 위한 인버터 회로 有权
标题翻译：用于产生稳定输出信号的逆变器电路不适用于晶体管阈值电压
公开(公告)号：KR101599716B1
公开(公告)日：2016-03-04
申请号：KR1020140028450
申请日：2014-03-11
申请人： 건국대학교 산학협력단
发明人： 박기찬 , 김상연 , 이재원 , 김승오
IPC分类号： H03K19/094
摘要： 본발명은입력신호를제공받아제1 노드를제어하는트랜지스터들을포함하는노드제어부; 상기제1 노드에따라출력노드의출력신호를풀업시키거나또는상기입력신호를제공받아출력신호를풀다운시키는트랜지스터들을포함하는출력신호조절부; 및상기출력신호조절부가상기출력신호를풀업시키는동안, 상기제1 노드에따라, 상기노드제어부의트랜지스터들중의일부트랜지스터의소스및 상기출력신호조절부의트랜지스터들중 일부트랜지스터의소스에양의전압을인가하여상기트랜지스터들이꺼지도록제어하는누설전류제어부를포함하는것을특징으로하는회로를개시한다. 본발명에의하면, 트랜지스터의문턱전압이양수일때와음수일때 모두회로가정상적으로동작하도록할 수있고, 출력신호의전압상승시간을단축시킬수 있다.

9. 发明公开

KR1020120062126A 도미노 로직 회로 및 파이프라인 도미노 로직 회로 有权
标题翻译：多米尼加逻辑电路和管道多米诺逻辑电路
公开(公告)号：KR1020120062126A
公开(公告)日：2012-06-14
申请号：KR1020100123239
申请日：2010-12-06
申请人： 삼성전자주식회사 , 서울대학교산학협력단
发明人： 이형욱 , 정건옥 , 김수환 , 김아름 , 싱라훌
IPC分类号： H03K19/094
CPC分类号： H03K19/0966
摘要： PURPOSE: A domino logic circuit and a pipeline domino logic circuit are provided to reduce power consumption by reducing the size of keeper transistors. CONSTITUTION: A domino logic circuit(10) includes a first evaluation unit(100), a second evaluation unit(200), and an output unit(300). The first evaluation unit includes a pre-charge transistor(110) connected between a power voltage and a first dynamic node, a logic network(120) connected between a footer node and the first dynamic node, and a pull down transistor(150) connected between the footer node and the earth. The pre-charge transistor is formed into a PMOS(P-channel metal oxide semiconductor transistor) transistor. The pull down transistor can be formed into a NMOS(N-channel metal oxide semiconductor transistor). The logic network forms a current path between the footer node and the first dynamic node in response to a plurality of input signals.
摘要翻译：目的：提供多米诺逻辑电路和管道多米诺逻辑电路，以通过减小保持晶体管的尺寸来降低功耗。构成：多米诺骨牌逻辑电路（10）包括第一评估单元（100），第二评估单元（200）和输出单元（300）。第一评估单元包括连接在电源电压和第一动态节点之间的预充电晶体管（110），连接在页脚节点和第一动态节点之间的逻辑网络（120）以及连接在第一动态节点在页脚节点和地球之间。预充电晶体管形成为PMOS（P沟道金属氧化物半导体晶体管）晶体管。下拉晶体管可以形成为NMOS（N沟道金属氧化物半导体晶体管）。响应于多个输入信号，逻辑网络形成页脚节点和第一动态节点之间的当前路径。

10. 发明公开

KR20120052478A A bootstrap circuit 无效
标题翻译：引导电路
公开(公告)号：KR20120052478A
公开(公告)日：2012-05-24
申请号：KR20100113651
申请日：2010-11-16
申请人： KUMOH NAT INST TECH ACAD COOP
发明人： KIM SANG HUN , JANG YOUNG CHAN
IPC分类号： H03K17/06 , H03K19/094
CPC分类号： H03K17/063 , H03K17/6871 , H03K19/0944
摘要： PURPOSE: A bootstrap circuit is provided to minimize the change of a gate-source voltage in a switching transistor according to the change of an input voltage by eliminating the influence of a parasitic capacitor existing in a gate node of the switching transistor. CONSTITUTION: A gate ground device(210) includes a first terminal connected to a ground voltage and a second terminal connected to a gate node of a switching transistor. The gate ground device grounds the gate node of the switching transistor in response to an inverted pulse signal. A bootstrap device(220) outputs a bootstrap voltage in response to a gate voltage. A pulse delay device(230) outputs a delayed pulse signal by delaying the phase of a pulse signal as much as interrupting time. A control device(240) outputs a control signal. A transfer device(250) operates in response to the control signal.
摘要翻译：目的：提供自举电路，通过消除存在于开关晶体管的栅极节点中的寄生电容的影响，根据输入电压的变化来最小化开关晶体管中的栅极 - 源极电压的变化。构成：栅极接地装置（210）包括连接到接地电压的第一端子和连接到开关晶体管的栅极节点的第二端子。栅极接地装置响应于反相脉冲信号将开关晶体管的栅极节点接地。自举装置（220）响应于栅极电压输出自举电压。脉冲延迟装置（230）通过将脉冲信号的相位延迟到中断时间来输出延迟的脉冲信号。控制装置（240）输出控制信号。传送设备（250）响应于控制信号而操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式