专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101753940B1 데이터의 통신을 가능하게 하는 집적회로 및 집적회로에서의 데이터 통신 방법 有权
标题翻译：在集成电路中实现数据通信和数据通信方法的集成电路
公开(公告)号：KR101753940B1
公开(公告)日：2017-07-04
申请号：KR1020137032324
申请日：2012-03-30
申请人： 자일링크스 인코포레이티드
发明人： 콜린스앤소니제이.
IPC分类号： H03K19/177
CPC分类号： H03K19/17744 , H01L2924/15192 , H01L2924/15311 , H03M1/004
摘要： 데이터통신을가능하게하는집적회로가개시된다. 집적회로는, 입력/출력포트(604); 복수의데이터변환기회로(802); 및복수의데이터변환기회로와입력/출력포트사이에연결되는프로그램가능상호접속회로(804)를포함하고, 프로그램가능상호접속회로는집적회로의입력/출력포트에대한복수의데이터변환기회로의접속을가능하게한다. 또한, 집적회로에서의데이터의통신을가능하게하는방법이개시된다.
摘要翻译：公开了一种实现数据通信的集成电路。集成电路包括输入/输出端口604; 多个数据转换器电路802; 和包括可编程互连电路804连接的多个数据转换器电路和所述输入/输出端口之间，和可编程互连电路包括多个集成电路上的输入/输出端口的数据转换器电路连接的它使之成为可能。还公开了一种用于实现集成电路中的数据通信的方法。

2. 发明授权

KR101681736B1 입출력 래퍼들을 갖는 반도체 장치 有权
标题翻译：具有输入/输出封装的半导体器件
公开(公告)号：KR101681736B1
公开(公告)日：2016-12-02
申请号：KR1020100045525
申请日：2010-05-14
申请人： 삼성전자주식회사
发明人： 이종필 , 이재영 , 강무경
IPC分类号： G01R31/3185 , H03K19/177 , H03K3/2885
CPC分类号： G01R31/318572 , G01R31/318561 , H03K19/17744
摘要： 본발명은입출력래퍼들(I/O wrappers)을갖는반도체장치에관한것이다.본발명의실시예에따른반도체장치는제 1 패드, 제 1 스캔플립-플롭및 제 1 제어플립-플롭들을포함하는제 1 래퍼; 제 2 패드, 제 2 스캔플립-플롭및 제 2 제어플립-플롭들을포함하는제 2 래퍼; 및상기제 1 및제 2 래퍼를제어하기위한신호들을상기제 1 래퍼에제공하는입출력컨트롤러를포함한다. 여기서, 상기제 1 래퍼는상기신호들을상기제 2 래퍼에전달하며, 상기제 1 및제 2 스캔플립-플롭은상기신호들을통해전달되는데이터를저장및 시프트하기위한시프트레지스터로서구성된다. 그리고, 상기제 1 스캔플립-플롭의저장값은상기신호들중 선택신호에따라상기제 1 제어플립-플롭들중 하나에저장되고, 상기제 2 스캔플립-플롭의저장값은상기선택신호에따라상기제 2 제어플립-플롭들중 하나에저장된다. 본발명의실시예에따른반도체장치에의하면, 입출력컨트롤러(IO controller)와입출력패드(IO PAD)들사이의입출력제어신호라인(IO control signal line)들에소모되는면적이감소하여집적도가향상될수 있다. 또한, 설계상의복잡도가감소하여개발기간이단축될수 있다.
摘要翻译：一种半导体器件包括：第一封装件，包括第一扫描触发器，第一控制触发器和第一焊盘，第一扫描触发器接收第一值和第二值，并存储用于确定第一值的功能的第二值垫; 包括第二扫描触发器，第二控制触发器和第二焊盘的第二封装件，所述第二扫描触发器从所述第一封装件接收所述第一值，并存储所述第一值以确定所述第二焊盘的功能; 以及输入/输出控制器，被配置为向第一包装提供具有第一和第二值的移位输入信号。

3. 发明公开

KR1020110125894A 입출력 래퍼들을 갖는 반도체 장치 有权
标题翻译：具有输入/输出封装的半导体器件
公开(公告)号：KR1020110125894A
公开(公告)日：2011-11-22
申请号：KR1020100045525
申请日：2010-05-14
申请人： 삼성전자주식회사
发明人： 이종필 , 이재영 , 강무경
IPC分类号： G01R31/3185 , H03K19/177 , H03K3/2885
CPC分类号： G01R31/318572 , G01R31/318561 , H03K19/17744 , G01R31/28 , H03K3/00 , H03K3/037 , H03K3/2885 , H03K19/0175
摘要： PURPOSE: A semiconductor device with input/output wrappers is provided to reduce the size of the area used by input/output control signal lines between input/output pads, thereby increasing an integration degree. CONSTITUTION: One IO scan chain(200) includes six IO wrappers(210~260). Each IO wrapper includes an IO lookup table cell(211~261), an IO scan cell(212~262), an IO pad driver(213~263), and an IO pad(214~264). Each IO scan cell comprises a scan flip flop. Each IO LUT cell provides a test value and a reset value to each IO scan cell.
摘要翻译：目的：提供具有输入/输出封装的半导体器件，以减小输入/输出焊盘之间输入/输出控制信号线所用区域的大小，从而提高集成度。构成：一个IO扫描链（200）包括六个IO包装器（210〜260）。每个IO包装器包括IO查询表单元（211〜261），IO扫描单元（212〜262），IO垫驱动程序（213〜263）和IO垫（214〜264）。每个IO扫描单元包括扫描触发器。每个IO LUT单元为每个IO扫描单元提供测试值和复位值。

4. 发明公开

KR1020080041303A 필드 프로그램 가능한 게이트 어레이용 구조체 有权
标题翻译：现场可编程门阵列架构
公开(公告)号：KR1020080041303A
公开(公告)日：2008-05-09
申请号：KR1020087009321
申请日：2001-12-20
申请人： 퀵로직 코퍼레이션
发明人： 푸로버트 , 이튼데이빗디. , 이케빈케이. , 챈앤드류케이.
IPC分类号： H03K19/00
CPC分类号： H03K19/17736 , H03K19/1774 , H03K19/17744 , H03K19/1778 , H03L7/183
摘要： A field programmable gate array (100) includes a programmable interconnect structure (104) and plurality of logic cells (102). The logic cells each include a number of combinatorial logic circuits (110a, 110b), which have direct interconnections with the programmable interconnect structure, and a plurality of sequential logic element (162, 164), such as D type flip- flops that acts as registers. The combinatorial logic circuits may be directly connected to the programmable interconnect structure as well as connected to the input terminals of the sequential logic elements. Consequently, the logic cells (102) include both combinatorial and registered connections with the programmable interconnect structure (104). Moreover, one of the sequential elements may selectively receive a dedicated input from the programmable interconnect structure. The output leads of the logic cell is connected to the programmable interconnect structure through a driver that includes a protection transistor. The gate of the protection transistor is coupled to a primary charge pump that is shared with multiple drivers as well as a secondary charge pump associated with the driver.
摘要翻译：现场可编程门阵列（100）包括可编程互连结构（104）和多个逻辑单元（102）。每个逻辑单元包括与可编程互连结构具有直接互连的多个组合逻辑电路（110a，110b）以及多个顺序逻辑元件（162,164），诸如D型触发器，其作为寄存器。组合逻辑电路可以直接连接到可编程互连结构，并且连接到顺序逻辑元件的输入端。因此，逻辑单元（102）包括与可编程互连结构（104）的组合和注册连接。此外，顺序元件之一可以选择性地从可编程互连结构接收专用输入。逻辑单元的输出引线通过包括保护晶体管的驱动器连接到可编程互连结构。保护晶体管的栅极耦合到与多个驱动器共享的主电荷泵以及与驱动器相关联的次级电荷泵。

5. 发明授权

KR100217511B1 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록 失效
标题翻译：可编程逻辑块由开关矩阵互连
公开(公告)号：KR100217511B1
公开(公告)日：1999-09-01
申请号：KR1019920008020
申请日：1992-05-12
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 옴아그라왈 , 케리에이.일겐스타인 , 조지랜더스 , 제리모엔크 , 니콜라스에이.슈미츠
IPC分类号： H03K19/00
CPC分类号： H03K19/17708 , H03K19/17704 , H03K19/17728 , H03K19/17736 , H03K19/1774 , H03K19/17744
摘要： 고밀도의 세그먼트화된 프로그래머블 로직 디바이스의 적어도 2족에 있는 각 프로그래머블 로직 디바이스는 대칭적 프로그래머블 로직 블록의 어레이를 결합시키기 위해 프로그래머블 스위치 상호 접속 매트릭스를 이용한다.
각 프로그래머블 로직 블록은 프로그래머블 로직 매크로셀, 프로그래머블 입력/출력 매크로셀, 로직 앨로케이터 및 프로그래머블 적항 어레이를 포함한다.
프로그래머블 스위치 매트릭스는 고정되고 경로에 무관한 지연을 갖는 집중화된 글로벌 행로지정을 제공하며 적항 어레이로부터 로직 매크로셀을 분리시킨다.
로직 앨로케이터는 적항 어레이를 로직 매크로셀로부터 분리시키며, I/O 매크로셀은 로직 매크로셀을 패키지 I/O핀으로부터 분리시킨다.
로직 앨로케이터는 적항을 적항 어레이로부터 선택된 로직 매크로셀로 향하게 하여 적항이 지정된 로직 매크로셀에 영구적으로 할당되지 않게 해준다.
각 족의 제 1PLD에서 첫 번째로 사전 설졍된 수의 입력라인은 스위치 매트릭스를 각 프로그래머블 로직 블록에 결합시킨다.
각 족의 제2PLD에서, 두 번째로 사전 설졍된 수의 입력라인은 스위치 매트릭스를 프로그래머블 로직 블록에 결합시킨다.
각 프로그래머블 로직 블록 및 스위치 매트릭스에 대한 입력라인의 수가 사전 설정된 행로인수를 제공하기 위해 선택된다.
PLD의 제2족은 PLD의 제1족보다 더 큰 핀 대 로직비를 갖는다.

6. 发明公开

KR20180065119A 데이터 통신을 위한 수신기 审中-公开
公开(公告)号：KR20180065119A
公开(公告)日：2018-06-18
申请号：KR20160165526
申请日：2016-12-07
申请人： SK HYNIX INC , UNIV KOREA RES & BUS FOUND
发明人： KIM CHUL WOO , MOON SUNG JUN , LEE SANG SU
IPC分类号： H04B3/04 , H04B1/16
CPC分类号： H03M13/03 , G06F3/0659 , G06F9/30087 , H03K19/17744 , H03M13/1105 , H04L1/004
摘要： 본발명은 MIPI(Mobile Industry Processor Interface) 표준에서의데이터통신을위한수신기를제공한다. 상기데이터통신을위한수신기는제1 내지제3 입력신호를수신하고, 상기제1 및제2, 상기제2 및제3, 상기제3 및제1 입력신호를각각차동으로비교한제1 내지제3 비교신호를제공하는입력버퍼; 상기제1 내지제3 비교신호를미리설정된변환비로병렬화한제1 내지제3 신호를제공하는직병렬변환기; 상기제1 내지제3 신호중 마지막번째의제1 내지제3 신호를미리설정된시간만큼지연시켜출력하는디-플립플롭; 및상기직병렬변환기로부터제공되는상기제1 내지제3 신호와상기디-플립플롭으로부터제공되는지연된상기마지막번째의제1 내지제3 신호를수신하고, 미리설정된상태도(state diagram)에기초하여상기제1 내지제3 신호의현재상태와이전상태의변화에대응하는제1 내지제3 심볼신호를디코딩하는심볼디코더;를포함한다.

7. 发明公开

KR1020160078423A 에뮬레이션 및 프로토타이핑 플랫폼 상의 파티셔닝에 의한 동적 상호접속부 无效
标题翻译：动态互连与仿真和预处理平台的分离
公开(公告)号：KR1020160078423A
公开(公告)日：2016-07-04
申请号：KR1020167013985
申请日：2013-12-28
申请人： 인텔 코포레이션
发明人： 올브리치프란츠-빌헬름 , 플레이트랄프 , 마트너토르스텐 , 보엘크헤이코
IPC分类号： H03K19/0175 , G06F17/50 , H03K19/173 , H03K19/177
CPC分类号： H03K19/17744 , G06F13/4059 , G06F17/5054 , H03K19/0175 , H03K19/173 , H03K19/177
摘要： 동적상호접속부가본 명세서에설명된다. 동적상호접속부는전송모듈, 수신모듈, 및멀티플렉서를포함한다. 신호변화가전송채널의그룹에서검출되고, 신호변화에응답하여, 멀티플렉서의출력이변화가발생하는채널로스위칭된다.

8. 发明公开

KR1020150017713A 프로그램 가능한 로직 디바이스 审中-实审
标题翻译：可编程逻辑器件
公开(公告)号：KR1020150017713A
公开(公告)日：2015-02-17
申请号：KR1020147033508
申请日：2013-04-15
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키
IPC分类号： H03K19/177
CPC分类号： H03K19/0013 , H01L27/0688 , H01L27/1156 , H01L27/11803 , H01L27/1225 , H03K19/094 , H03K19/17744
摘要： 고속으로 동적 구성을 수행할 수 있는 프로그램 가능한 로직 디바이스(PLD)가 개시된다. PLD는 복수의 프로그램 가능한 로직 소자들(PLE들)과, PLE들 사이의 전기적인 연결을 선택하기 위한 스위치를 포함한다. 스위치는 각각이 제 1 및 제 2 트랜지스터들을 포함하는 복수의 회로 그룹들을 포함한다. 회로 그룹들 중 제 2 트랜지스터들은 서로 병렬로 전기적으로 연결된다. 회로 그룹들 각각 내에서, 제 2 트랜지스터의 소스와 드레인 사이의 전기 도전은 제 2 트랜지스터의 게이트와 제 1 트랜지스터의 드레인 사이의 노드에서 유지되는 구성 데이터에 기초하여 결정되고, 이는 회로 그룹들 중 하나의 선택을 통해 프로그램 가능한 로직 소자들 사이의 전기적인 연결 및 연결해제의 선택을 허용한다.

9. 发明公开

KR1020140049096A 프로그래머블 로직 디바이스 有权
标题翻译：可编程逻辑器件
公开(公告)号：KR1020140049096A
公开(公告)日：2014-04-24
申请号：KR1020147009330
申请日：2012-05-08
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 요네다세이이치 , 니시지마타츠지
IPC分类号： H03K19/177
CPC分类号： H03K19/0013 , H01L27/1225 , H01L27/124 , H01L29/7869 , H03K19/0008 , H03K19/17736 , H03K19/17744
摘要： 본 발명의 목적은 프로그래머블 스위치에 의해 서로 접속된 논리 블록들을 가지는 프로그래머블 로직 디바이스를 제공하는 것이고, 이 경우 프로그래머블 스위치는 그 내부에 통합된 산화물 반도체 트랜지스터를 특징으로 한다. 산화물 반도체 트랜지스터의 매우 낮은 오프 전류는 그 산화물 반도체 트랜지스터에 접속되는 트랜지스터의 게이트 전극의 전위를 보유하는 높은 능력으로 인해 불휘발성 메모리로서의 기능을 제공한다. 불휘발성 메모리로서 기능하는 산화물 반도체 트랜지스터의 능력은 전원 전위의 공급이 차단되었을 때에도 논리 블록들의 접속을 제어하기 위한 컨피겨레이션 데이터가 유지되는 것을 허용한다. 따라서, 디바이스의 시작시 컨피겨레이션 데이터를 다시 기입하는 과정이 생략될 수 있고, 이는 디바이스의 전력 소비에 있어서의 감소에 기여한다.

10. 发明公开

KR1020120134056A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020120134056A
公开(公告)日：2012-12-11
申请号：KR1020120057195
申请日：2012-05-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 오마루다쿠로
IPC分类号： H03K19/177 , H01L21/82
CPC分类号： H03K19/177 , H01L25/00 , H01L2924/0002 , H03K19/0013 , H03K19/17744
摘要： PURPOSE: A semiconductor device is provide to precisely convert the output of a unit cell by controlling the output of the unit cell through an electric potential which is supplied to a node of a transistor. CONSTITUTION: A unit cell(320) is electrically connected to a bit line, a unit cell selection line, an analog device selection line, an input signal line, and an output signal line. The unit cell comprises a first transistor(340), a second transistor(350), a third transistor(342), and a fourth transistor(352), and an analog device(310). The unit cell selection line and a gate electrode of the first transistor are electrically connected. The bit line is connected to either a source electrode or a drain electrode of the first transistor and either a source electrode or a drain electrode of the third transistor. The analog device selection line and a gate electrode of the third transistor are electrically connected.
摘要翻译：目的：通过控制晶体管节点的电位来控制晶体管的输出，提供半导体器件来精确地转换晶体管的输出。构成：单元电池（320）电连接到位线，单元电池选择线，模拟装置选择线，输入信号线和输出信号线。单元包括第一晶体管（340），第二晶体管（350），第三晶体管（342）和第四晶体管（352），以及模拟装置（310）。单元电池选择线和第一晶体管的栅电极电连接。位线连接到第一晶体管的源电极或漏电极，以及第三晶体管的源电极或漏电极。模拟装置选择线和第三晶体管的栅电极电连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式