专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140103836A 이중-경사면 필드 플레이트를 갖는 ＬＤＭＯＳ 소자 审中-实审
标题翻译：具有双斜面现场板的LDMOS设备
公开(公告)号：KR1020140103836A
公开(公告)日：2014-08-27
申请号：KR1020140012261
申请日：2014-02-03
申请人： 페어차일드 세미컨덕터 코포레이션
发明人： 김성룡 , 슈미트마크 , 나사르크리스토퍼 , 레이비거스티븐
IPC分类号： H01L29/78 , H01L21/336 , H01L29/40
CPC分类号： H01L29/7816 , H01L21/31111 , H01L29/0847 , H01L29/1045 , H01L29/1083 , H01L29/401 , H01L29/42368 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66659 , H01L29/66681 , H01L29/7835 , H01L29/7823 , H01L29/402
摘要： According to one general aspect, an apparatus includes a channel region arranged on a semiconductor substrate, a gate dielectric arranged on the channel region, and a drift region arranged on the semiconductor substrate adjacent to the channel region. The apparatus further includes a field plate which has an end part which is arranged between the upper surface of the semiconductor substrate and the gate dielectric. The end part includes a surface touching the gate dielectric. The surface has a second flat surface which is arranged along the second part, and a first part which is arranged along the second flat surface which is not parallel. The first flat surface is not parallel to the upper surface of the semiconductor substrate. The second flat surface is not parallel to the upper surface of the semiconductor substrate.
摘要翻译：根据一个一般方面，一种装置包括布置在半导体衬底上的沟道区，布置在沟道区上的栅极电介质和布置在与沟道区相邻的半导体衬底上的漂移区。该装置还包括场板，其具有设置在半导体衬底的上表面和栅电介质之间的端部。端部包括接触栅极电介质的表面。表面具有沿着第二部分布置的第二平坦表面，以及沿着不平行的第二平坦表面布置的第一部分。第一平坦表面不平行于半导体衬底的上表面。第二平面不平行于半导体衬底的上表面。

2. 发明公开

KR1020130085751A 수평형 디모스 트랜지스터 및 그 제조방법 审中-实审
标题翻译：横向DMOS晶体管及其制造方法
公开(公告)号：KR1020130085751A
公开(公告)日：2013-07-30
申请号：KR1020120006787
申请日：2012-01-20
申请人： 에스케이하이닉스 시스템아이씨 주식회사
发明人： 박성근
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7823 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/0692 , H01L29/0847 , H01L29/0882 , H01L29/1045 , H01L29/402 , H01L29/404 , H01L29/66659 , H01L29/7835 , H01L29/7816
摘要： PURPOSE: A horozontal type DMOS transistor and a manufacturing method thereof are provided to independently control an electric field concentrating phenomenon near a source area and an electric field concentrating phenomenon near a drain area by separately disposing a field plate in a source area side and a drain area side. CONSTITUTION: A drift area of a first conductivity type and a body area of a first conductivity type are disposed on a substrate. A drain area of the second conductivity type is disposed on a certain upper area of the drift area. An element separation layer (250) is disposed near the drain area on the certain upper area of the drift area. A gate insulating layer and a gate electrode (264) are disposed on the body area. A first field plate is extended from a gate electrode to overlap with the element separation layer to a certain part. A second field plate (274) is disposed at an interval distanced from the first field plate on the element separation layer. A coupling gate (278) is disposed near to the drain area and aligned in line with the first field plate.
摘要翻译：目的：提供一种Horozontal型DMOS晶体管及其制造方法，通过在源区域侧和漏极区域中分别设置场板来独立地控制源区附近的电场聚集现象和漏极区附近的电场聚集现象区域一侧。构成：将第一导电类型的移动区域和第一导电类型的体区设置在基板上。第二导电类型的漏极区域设置在漂移区域的某个上部区域上。元件分离层（250）设置在漂移区域的特定上部区域的漏极区域附近。栅极绝缘层和栅电极（264）设置在身体区域上。第一场板从栅电极延伸以与元件分离层重叠到某一部分。第二场板（274）以距离元件分离层上的第一场板的间隔设置。耦合栅极（278）设置在漏极区域附近并与第一场板一致。

3. 发明授权

KR101042148B1 기판 순환 전류가 억제되는 전력용 반도체 소자 및 그 제조 방법 失效
标题翻译：用于抑制基板再循环电流的功率半导体器件和用于制造其的马斯顿
公开(公告)号：KR101042148B1
公开(公告)日：2011-06-16
申请号：KR1020040032494
申请日：2004-05-08
申请人： 페어차일드코리아반도체 주식회사
发明人： 김철중 , 정영섭
IPC分类号： H01L29/78
CPC分类号： H01L29/7816 , H01L21/743 , H01L21/761 , H01L21/823481 , H01L27/088 , H01L29/1083 , H01L29/1087 , H01L29/7823
摘要： 본 발명의 전력용 반도체 소자는, 트랜지스터가 형성되는 제1 영역과, 제어소자가 형성되는 제3 영역과, 그리고 상기 제1 영역과 제3 영역 사이의 격리를 위한 제2 영역을 포함한다. 이 소자는 제1 도전형의 기판과, 기판 위의 제2 도전형의 반도체영역을 포함하며, 기판과 반도체영역의 경계면에는 제2 도전형의 고농도 매몰층과 제1 도전형의 고농도 바닥층이 배치된다. 제1 영역에서 고농도 매몰층의 위아래에는 제1 도전형의 제1 고농도 바닥층이 배치되고, 이 구조는 제2 영역까지 일정 길이만큼 연장된다. 제2 영역에서는 제1 영역으로부터 연장된 고농도 바닥층 위로 제1 아이솔레이션영역이 배치되고, 고농도 매몰층 위로 제2 도전형의 고농도영역이 배치되며, 그리고 제1 도전형의 제2 고농도 바닥층 위로 제2 아이솔레이션영역이 배치된다. 이와 같은 구조에 따르면 제1 영역과 제2 영역에서의 기생 바이폴라 접합 트랜지스터를 제3 영역으로부터 전기적으로 분리시킬 수 있다.

4. 发明公开

KR1020110052836A 전력 반도체 소자 有权
标题翻译：功率半导体器件
公开(公告)号：KR1020110052836A
公开(公告)日：2011-05-19
申请号：KR1020090109523
申请日：2009-11-13
申请人： (주) 트리노테크놀로지
发明人： 김수성 , 오광훈
IPC分类号： H01L29/772
CPC分类号： H01L29/7823 , H01L29/408 , H01L29/7395
摘要： PURPOSE: A power semiconductor device is provided to prevent a depletion layer from being extended to a channel stopper by thinning an insulation layer on the end region than a withstand voltage maintaining region. CONSTITUTION: A gate pad electrode and an emitter electrode(210) are formed on an active region(110). A loop type field limiting ring(250) is arranged around an active region with a preset space. A channel stopper(265) is formed on the upper side of an N type semiconductor substrate(220). A field oxide layer is formed on the upper side of the channel stopper. A channel stopper electrode(270) is arranged on the upper side of the field oxide layer.
摘要翻译：目的：提供一种功率半导体器件，以防止耗尽层通过使端部区域上的绝缘层变薄而超过耐电压保持区域而延伸到沟道阻挡层。构成：在有源区（110）上形成栅极焊盘电极和发射极（210）。循环型场限制环（250）围绕具有预设空间的有源区域布置。在N型半导体衬底（220）的上侧形成沟道限制器（265）。在通道止动器的上侧形成场氧化物层。沟道阻挡电极（270）布置在场氧化物层的上侧。

5. 发明公开

KR1020050077015A 반도체장치 有权
公开(公告)号：KR1020050077015A
公开(公告)日：2005-07-29
申请号：KR1020050005308
申请日：2005-01-20
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 하타데카즈나리
IPC分类号： H01L21/335
CPC分类号： H01L29/7823 , H01L27/088 , H01L29/0878 , H01L29/0886 , H01L29/404 , H01L29/42368 , H01L29/7816 , H01L2924/0002 , H01L2924/00
摘要： 반도체장치 내의 전계집중을 완화하고, 고내압화를 도모한다. n-층(110)의 일측에는 MOSFET의 채널영역이 되는 p 웰(111)이, 타측에는 n+ 드레인영역(118)이 형성된다. n-층(110)의 위쪽에는, 제1 절연막(LA)을 통해 복수의 제1 플로팅 필드 플레이트(FA)가 형성된다. 그 위에는 제2 절연막(LB) 을 통해, 복수의 제2 플로팅 필드 플레이트(FB)가 형성된다. 제1 절연막(LA)의 두께를 a, 제1 플로팅 필드 플레이트(FA)와 제2 플로팅 필드 플레이트(FB)와의 사이에서의 제2 절연막(LB)의 두께 방향의 거리를 b로 했을 때, a>b이다.

6. 发明授权

KR100374627B1 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자 有权
标题翻译： 고내압아이솔레이션영역을갖는고전압반도체자
公开(公告)号：KR100374627B1
公开(公告)日：2003-03-04
申请号：KR1020000045270
申请日：2000-08-04
申请人： 페어차일드코리아반도체 주식회사
发明人： 전창기
IPC分类号： H01L21/76
CPC分类号： H01L29/7816 , H01L21/761 , H01L29/0634 , H01L29/0878 , H01L29/1083 , H01L29/1095 , H01L29/42368 , H01L29/66659 , H01L29/66681 , H01L29/7823 , H01L29/7835
摘要： 본 발명의 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자는, 고전압 영역과 저전압 영역 사이에 고전압 모스 트랜지스터 및 고내압 아이솔레이션 영역이 형성되는데, 상기 고내압 아이솔레이션 영역은 제1 도전형의 매몰층과 제1 도전형의 확산 영역의 이중 확산 영역 구조에 의해 고전압 모스 트랜지스터와 저전압 영역을 아이솔레이션시킨다. 제1 도전형의 매몰층은 반도체 기판과 제2 도전형의 에피택셜층 사이에 형성되며, 제1 도전형의 확산 영역은 제2 도전형의 에피택셜층에서 제1 도전형의 매몰층과 인접되도록 형성된다. 또한 본 발명의 고전압 반도체 소자는 고전압 모스 트랜지스터 및 저전압 영역에서의 제1 도전형의 반도체 기판과 제2 도전형의 에피택셜층 사이에 형성된 제2 도전형의 매몰층을 구비한다.
摘要翻译：一种具有高击穿电压隔离区的高电压半导体器件，其中高击穿电压隔离区和包括横向DMOS晶体管的结终端形成在高电压区和低电压区之间。横向DMOS晶体管和高击穿电压隔离区形成在依次形成第一导电类型的半导体衬底和第二导电类型的外延层的结构上。高击穿电压隔离区中的外延层，横向DMOS晶体管和高电压区通过第一导电类型的第一扩散区彼此隔离，第一扩散区形成在半导体衬底的特定深度与特定深度的外延层。而且，在该高电压半导体器件中，在每个横向DMOS晶体管和高电压区中，在第一导电类型的半导体衬底和第二导电类型的外延层之间形成第二导电类型的掩埋层。

7. 发明公开

KR1020150032426A 초접합 반도체 소자 审中-实审
标题翻译：超级半导体器件
公开(公告)号：KR1020150032426A
公开(公告)日：2015-03-26
申请号：KR1020130111894
申请日：2013-09-17
申请人： 매그나칩 반도체 유한회사
发明人： 조문수 , 최창용 , 권순탁 , 전광연 , 김대병 , 우혁
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0634 , H01L29/0638 , H01L29/404 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/0611 , H01L29/0626 , H01L29/7823
摘要： 본 발명은 초접합 반도체 소자에 관한 것으로, 셀 영역과 정션 터미네이션 영역 사이에 트렌지션 영역을 추가하여 각 영역에서 셀 영역의 단위 셀에서 형성되는 임계 전계에 의한 항복전압의 크기보다 정션 터미네이션 영역에서 단위 셀의 임계 전계로 인한 항복전압의 크기를 높여서 궁극적인 소자에서 형성되는 항복전압이 셀 영역에서 만들어질 수 있도록 함으로써 각 단위셀의 임계 전계를 틀리게 하여 셀 영역외의 다른 셀의 전계를 낮추어 임계 전계에 대한 자신 셀의 마진을 크게 하여 안정적인 항복 전압을 얻을 수 있다.
摘要翻译：本发明涉及超结半导体器件。对于超结半导体器件：过渡区域插入在单元区域和结端接区域之间; 并且由连接端子区域中的单位电池的临界电场产生的击穿电压的大小被设定为大于由单元区域中的单位电池的临界电场产生的击穿电压的大小。因此，可以在单元区域中产生在理想半导体器件中形成的击穿电压。因此，本发明能够使各单位电池的临界电场彼此不同，并且减小了电池区域外的其他电池的电场，从而增加了相对于临界电场的每个电池单元的余量，从而获得稳定的击穿电压。

8. 发明公开

KR1020150032425A 초접합 반도체 소자 및 제조 방법 有权
标题翻译：超级半导体器件及其制造方法
公开(公告)号：KR1020150032425A
公开(公告)日：2015-03-26
申请号：KR1020130111887
申请日：2013-09-17
申请人： 매그나칩 반도체 유한회사
发明人： 전광연 , 최창용 , 우혁 , 조문수 , 권순탁
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0634 , H01L21/265 , H01L21/26513 , H01L29/0878 , H01L29/1095 , H01L29/66712 , H01L29/7802 , H01L29/0611 , H01L29/0626 , H01L29/7811 , H01L29/7823
摘要： 본 발명은 초접합 반도체 소자에 관한 것이다. 본 발명은 P형 필라 하단에 N형 물질로 추가 이온 주입하게 되면 공핍층 영역을 작게 만들어 소자 턴-온시 흐르는 드레인 전류의 드레인-소스 저항(Rds/on)을 낮출 수 있으며, 동시에 하단 P형 필라 면적 또는 길이를 다른 부위보다 작게 만들어 더욱 드레인-소스 저항(Rds/on)을 낮출 수 있다. 또한, 증가되는 단위셀의 N형 전하량으로 인해 전하량 균형을 맞추기 위하여 그 영역에서만 필라 이온 주입 양을 높여주며, 이로 인해 하단 P형 농도가 높아져 전계가 다른 부분보다 같이 높아져서 소자 항복전압의 임계 전계가 P형 필라의 하단 부분에서 형성이 되어 가장 안정적인 항복 파형을 얻을 수 있으며 역전류에 대한 소자의 내량도 상당히 증가하게 된다.
摘要翻译：本发明涉及超结半导体器件。如果N型材料另外离子注入到P型柱的底部，则耗尽区的尺寸减小，因此漏极 - 源极电阻（Rds / on）与器件接通时流过的漏极电流有关可以减少同时，P型柱的底部的面积或长度变得小于顶部的面积或长度，因此可以额外减小漏极 - 源极电阻（Rds / on）。由于在单元电池中N型电荷的量增加，所以P型注入的量仅在P型支柱的底部增加以平衡电荷量。因此，P型柱底部的P型浓度增加，与其他区域相比，该区域的电场也增加，因此在底部形成器件击穿电压的临界电场 P型支柱。结果，可以获得最稳定的击穿波形，并且器件相对于反向电流的内部公差显着增加。

9. 发明公开

KR1020130110087A 반도체 장치 및 반도체 장치의 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020130110087A
公开(公告)日：2013-10-08
申请号：KR1020130032336
申请日：2013-03-26
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 이구찌소우이찌로
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7823 , H01L21/823418 , H01L21/823456 , H01L27/088 , H01L27/0922 , H01L29/0649 , H01L29/0865 , H01L29/0882 , H01L29/4236 , H01L29/66734 , H01L29/7813 , H01L29/7825 , H01L29/7833 , H01L29/7834
摘要： PURPOSE: A semiconductor device and a manufacturing method of the semiconductor device satisfy both suppression of rise in contact resistance and improvement of a breakdown voltage near the end part of a groove part. CONSTITUTION: A groove part (GT) is formed between a source offset region and a drain offset region. A gate insulating film (GI) covers the side and bottom of the groove part. A gate electrode (GE) is formed within the groove part at least in a plan view. A contact (GC) is in contact with the gate electrode. The contact is shifted in a first direction perpendicular to a source-drain direction relative to the centerline in groove part. [Reference numerals] (AA) Second direction; (BB) First direction
摘要翻译：目的：半导体器件的半导体器件和制造方法既抑制了接触电阻的上升，也满足了槽部的端部附近的击穿电压的提高。构成：在源极偏移区域和漏极偏移区域之间形成沟槽部分（GT）。栅绝缘膜（GI）覆盖槽部的侧面和底部。至少在俯视图中，在槽部内形成栅电极（GE）。触点（GC）与栅电极接触。接触件在垂直于源极 - 漏极方向的第一方向相对于凹槽部分的中心线移动。（附图标记）（AA）第二方向; （BB）第一方向

10. 发明公开

KR1020130022798A 고전압 반도체 소자 有权
标题翻译：高电压半导体器件
公开(公告)号：KR1020130022798A
公开(公告)日：2013-03-07
申请号：KR1020110085715
申请日：2011-08-26
申请人： 주식회사 케이이씨
发明人： 홍기석
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0642 , H01L29/7802 , H01L29/7811 , H01L29/7823
摘要： PURPOSE: A high voltage semiconductor device is provided to secure a wide process window by forming a column layer which is insensitive to a charge imbalance in a termination region. CONSTITUTION: A first conductive semiconductor layer(110) is formed in an active region and a termination region. The active region and the termination region include a first conductive impurity layer(120) and a second conductive impurity layer(130). The second conductive impurity layer includes a first column layer(131) and a second column layer(132) in the termination region. The first column layer is wider than the second column layer. A gate insulation layer(140) is contacted with the upper surfaces of the first conductive impurity layer and the second conductive impurity layer. A drain electrode(150) is formed on the lower side of the first conductive semiconductor layer.
摘要翻译：目的：提供高电压半导体器件，通过形成对终端区域的电荷不平衡不敏感的列层来保护宽的工艺窗口。构成：第一导电半导体层（110）形成在有源区和端接区中。有源区和终端区包括第一导电杂质层（120）和第二导电杂质层（130）。第二导电杂质层包括端接区域中的第一列层（131）和第二列层（132）。第一列层比第二列层宽。栅极绝缘层（140）与第一导电杂质层和第二导电杂质层的上表面接触。漏电极（150）形成在第一导电半导体层的下侧。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式