专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101749671B1 역-도통 전력 반도체 디바이스 有权
标题翻译：反向传导功率半导体器件
公开(公告)号：KR101749671B1
公开(公告)日：2017-06-21
申请号：KR1020137007778
申请日：2011-09-29
申请人： 에이비비 슈바이쯔 아게
发明人： 라히모무나프 , 아놀드마르틴 , 스샤스니토마스
IPC分类号： H01L29/74
CPC分类号： H01L29/747 , H01L29/0692 , H01L29/0834 , H01L29/7416 , H01L29/7428 , H01L29/744
摘要： 제1 메인측면(11), 및제1 메인측면(11)에평행하게배열되는제2 메인측면(15)을구비한웨이퍼(10)를포함하는역-도통전력반도체디바이스(1)가제공된다. 본디바이스는복수의다이오드셀(96)과복수의 IGCT 셀(91)을포함하며, IGCT 셀각각은제1 및제2 메인측면(11, 15) 사이에다음의순서의레이어들: - 캐소드전극(2), - 제1 도전형의제1 캐소드레이어(4), - 제2 도전형의베이스레이어(6), - 제1 도전형의드리프트레이어(3), - 제1 도전형의버퍼레이어(8), - 제2 도전형의제1 애노드레이어(5), 및 - 제1 애노드전극(25)을포함한다. IGCT 셀(91) 각각은제1 캐소드레이어(4)에횡으로배열되고베이스레이어(6)에의해제1 캐소드레이어(4)로부터분리되는게이트전극(7)을더 포함한다. 다이오드셀(96) 각각은제1 메인측면(11)에제2 애노드전극(28), 제2 도전형의제2 애노드레이어(55), 및제2 메인측면(15)에제1 도전형의제2 캐소드레이어(45)를포함하는데, 제2 애노드전극(28)은제2 도전형의제2 애노드레이어(55)에접촉되고, 제2 도전형의제2 애노드레이어(55)는드리프트레이어(3)에의해베이스레이어(6)로부터분리되며, 제1 도전형의제2 캐소드레이어(45)는제1 애노드레이어(5)와교대로배열된다. 본디바이스는적어도하나의결합부(99)를포함하는데, 여기서다이오드셀들(96)의제2 애노드레이어들(55)은 IGCT 셀들(91)의제1 캐소드레이어들(4)과교호한다.
摘要翻译：具有15，其被布置成平行于第一主侧11，mitje第一主侧11第二主侧站，包括一个晶片10 - 电力用半导体装置（1）的导通被提供。本装置包括多个二极管单元96和多个IGCT单元（91），IGCT细胞，在以下的顺序中的每个层中的第一mitje第二主侧（11，15）： - 阴极（第一导电型第一阴极层4，第二导电型基极层6，第一导电漂移层3，第一导电型缓冲层 8，第二导电类型的第一阳极层5和第一阳极电极25。每个IGCT单元91包括在第一阴极层4中横向布置并且从释放1阴极层4与基极层6分离的栅电极7。每个二极管单元96包括在第一主侧面11上的第二阳极电极28，第二导电类型的第二阳极层55和第二阴极第二阳极电极28，与阳极层55，导电类型银的第二阳极层55相接的第二个是，第二导电型是漂移层（3）包括一个层（45）并且第一导电类型的第二阴极层45与第一导电类型的阳极层5交替布置。该器件包括至少一个耦合部分99，其中二极管单元96的第二阳极层55覆盖IGCT单元91的第一阴极层4。

2. 发明公开

KR1020130119439A 박형 기판을 갖는 수직 반도체 디바이스 审中-实审
标题翻译：具有薄基板的垂直半导体器件
公开(公告)号：KR1020130119439A
公开(公告)日：2013-10-31
申请号：KR1020137012172
申请日：2011-10-11
申请人： 퀄컴 인코포레이티드
发明人： 모린,스튜어트비. , 스투버,마이클에이.
IPC分类号： H01L29/78 , H01L21/336 , H01L23/48
CPC分类号： H01L27/1203 , H01L21/6835 , H01L21/823487 , H01L21/84 , H01L23/481 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/94 , H01L27/0823 , H01L27/088 , H01L29/0649 , H01L29/0657 , H01L29/41741 , H01L29/66272 , H01L29/66333 , H01L29/66363 , H01L29/66712 , H01L29/66734 , H01L29/73 , H01L29/732 , H01L29/7395 , H01L29/744 , H01L29/7802 , H01L29/7812 , H01L29/7813 , H01L2221/68327 , H01L2221/6834 , H01L2224/03002 , H01L2224/0401 , H01L2224/11002 , H01L2224/13022 , H01L2224/131 , H01L2224/13147 , H01L2224/1403 , H01L2224/94 , H01L2924/10253 , H01L2924/12042 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/014 , H01L2224/11 , H01L2924/00
摘要： 수직 반도체 디바이스(예를 들어, 수직 전력 디바이스, IGBT 디바이스, 수직 바이폴라 트랜지스터, UMOS 디바이스 또는 GTO 사이리스터)는 활성 반도체 영역으로 형성되고, 그 활성 반도체 영역 내부에, 복수의 반도체 구조들이 활성 디바이스를 형성하기 위해 제조되고, 그 활성 반도체 영역 아래에서, 기판 재료의 적어도 일부가 상기 활성 디바이스를 절연시키고, 저부측 전기적 접속을 위한 반도체 구조들 중 적어도 하나를 노출시키며, 열 소산을 강화하도록 제거된다. 반도체 구조들 중 적어도 하나는 바람직하게는 활성 반도체 영역의 저부측에 전극에 의해 접촉된다.

3. 发明授权

KR101036253B1 결정 결함 성장이 억제되는 바이폴러 반도체 소자 有权
标题翻译：具有控制晶体缺陷生长的双极半导体器件
公开(公告)号：KR101036253B1
公开(公告)日：2011-05-20
申请号：KR1020047003506
申请日：2002-09-24
申请人： 크리 인코포레이티드
发明人： 수마커리스조셉제이. , 신그란비르 , 페이즐리마이클제임스 , 무엘러스테판조지 , 홉굳허드슨엠. , 카터캘빈에이치.주니어 , 버크알버트아우구스투스주니어
IPC分类号： H01L29/73
CPC分类号： H01L29/1608 , C30B19/00 , C30B23/002 , C30B25/02 , C30B29/36 , H01L29/6606 , H01L29/66068 , H01L29/732 , H01L29/744 , H01L29/861
摘要： 바이폴러 소자(30)는 단결정 실리콘 카바이드로 이루어지는 적어도 하나의 p-형 층(34)과 단결정 실리콘 카바이드로 이루어지는 적어도 하나의 n-형 층(33)을 구비하며, 순방향 동작(forward operation) 하에서 성장하는 적층 결함(stacking fault)(40) 부분은 소자의 활성 영역(active region)과 나머지 영역 사이의 적어도 하나의 계면(interfaces)으로부터 격리되어 있다.
SIC, 실리콘카바이드, 다이오드, 바이폴러, 사이리스터, 반도체, 결정, 적층결함

4. 发明公开

KR1020050030239A 결정 결함 성장이 억제되는 바이폴러 반도체 소자 有权
标题翻译： SIC双极半导体器件，具有很少的晶体缺陷
公开(公告)号：KR1020050030239A
公开(公告)日：2005-03-29
申请号：KR1020047003506
申请日：2002-09-24
申请人： 크리 인코포레이티드
发明人： 수마커리스조셉제이. , 신그란비르 , 페이즐리마이클제임스 , 무엘러스테판조지 , 홉굳허드슨엠. , 카터캘빈에이치.주니어 , 버크알버트아우구스투스주니어
IPC分类号： H01L29/73
CPC分类号： H01L29/1608 , C30B19/00 , C30B23/002 , C30B25/02 , C30B29/36 , H01L29/6606 , H01L29/66068 , H01L29/732 , H01L29/744 , H01L29/861
摘要： A bipolar device (30) has at least one p- type layer (34) of single crystal silicon carbide and at least one n-type layer (33) of single crystal silicon carbide, wherein those portions of those stacking faults (40) that grow under forward operation are segregated from at least one of the interfaces between the active region and the remainder of the device.
摘要翻译：双极器件（30）具有单晶碳化硅的至少一个p型层（34）和单晶碳化硅的至少一个n型层（33），其中那些层叠缺陷（40）的那些部分在正向操作下生长与活动区域和设备的其余部分之间的至少一个界面分离。

5. 发明授权

KR101888369B1 박형 기판을 갖는 수직 반도체 디바이스 有权
公开(公告)号：KR101888369B1
公开(公告)日：2018-08-14
申请号：KR1020137012172
申请日：2011-10-11
申请人： 퀄컴 인코포레이티드
发明人： 모린,스튜어트비. , 스투버,마이클에이.
IPC分类号： H01L29/78 , H01L21/336 , H01L23/48
CPC分类号： H01L27/1203 , H01L21/6835 , H01L21/823487 , H01L21/84 , H01L23/481 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/94 , H01L27/0823 , H01L27/088 , H01L29/0649 , H01L29/0657 , H01L29/41741 , H01L29/66272 , H01L29/66333 , H01L29/66363 , H01L29/66712 , H01L29/66734 , H01L29/73 , H01L29/732 , H01L29/7395 , H01L29/744 , H01L29/7802 , H01L29/7812 , H01L29/7813 , H01L2221/68327 , H01L2221/6834 , H01L2224/03002 , H01L2224/0401 , H01L2224/11002 , H01L2224/13022 , H01L2224/131 , H01L2224/13147 , H01L2224/1403 , H01L2224/94 , H01L2924/10253 , H01L2924/12042 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/014 , H01L2224/11 , H01L2924/00
摘要： 수직반도체디바이스(예를들어, 수직전력디바이스, IGBT 디바이스, 수직바이폴라트랜지스터, UMOS 디바이스또는 GTO 사이리스터)는활성반도체영역으로형성되고, 그활성반도체영역내부에, 복수의반도체구조들이활성디바이스를형성하기위해제조되고, 그활성반도체영역아래에서, 기판재료의적어도일부가상기활성디바이스를절연시키고, 저부측전기적접속을위한반도체구조들중 적어도하나를노출시키며, 열소산을강화하도록제거된다. 반도체구조들중 적어도하나는바람직하게는활성반도체영역의저부측에전극에의해접촉된다.

6. 发明授权

KR101679164B1 역 도통 전력 반도체 디바이스 有权
标题翻译：反向导电功率半导体器件
公开(公告)号：KR101679164B1
公开(公告)日：2016-11-23
申请号：KR1020160034475
申请日：2016-03-23
申请人： 에이비비 슈바이쯔 아게
发明人： 로피티스네오피토스 , 우드리아플로린 , 베물라파티우마마헤스와라 , 니스토르율리안 , 아르놀트마르틴 , 보베키얀 , 라히모무나프
IPC分类号： H01L29/87 , H01L29/66 , H01L29/423 , H01L29/417 , H01L29/10
CPC分类号： H01L27/1027 , H01L29/0696 , H01L29/0839 , H01L29/41716 , H01L29/7416 , H01L29/744 , H01L29/87
摘要： 역도통전력반도체가제공된다. 이것은복수의다이오드셀들 (312) 및복수의게이트정류성사이리스터 (GCT) 셀들 (32) 을포함한다. 각각의 GCT 셀 (32) 은제 1 캐소드층 (34) 을포함하고, 각각의 GCT 셀 (32) 의제 1 캐소드층 (34) 은베이스층 (35) 에의해서로분리되는적어도 3 개의캐소드층영역들 (34a, 34b) 을포함하고, 제 1 주면 (41) 에평행한평면에대한정사영에있어서, 캐소드층영역들 (34a, 34b) 의각각의영역은그 종축을따르는방향에서의길이및 종축에수직인방향에서의폭 (w, w') 을갖는스트립형상이고, 다이도들셀들 (312) 은적어도혼합부분에서횡방향을 GCT 셀들 (32) 과교번하며, 각각의 GCT 셀 (32) 에서, 그 GCT 셀 (32) 에이웃하는다이오드셀 (312) 다음의 2 개의외부캐소드층영역들 (34b) 의각각의영역의폭 (w') 이그 GCT 셀 (32) 에서의 2 개의외부캐소드층영역들 (34b) 사이의임의의중간캐소드층영역 (34a) 의폭 (w) 보다작다.

7. 发明公开

KR1020130100144A 역-도통 전력 반도체 디바이스 有权
标题翻译：反向导电功率半导体器件
公开(公告)号：KR1020130100144A
公开(公告)日：2013-09-09
申请号：KR1020137007778
申请日：2011-09-29
申请人： 에이비비 슈바이쯔 아게
发明人： 라히모무나프 , 아놀드마르틴 , 스샤스니토마스
IPC分类号： H01L29/74
CPC分类号： H01L29/747 , H01L29/0692 , H01L29/0834 , H01L29/7416 , H01L29/7428 , H01L29/744
摘要： 제1 메인 측면(11), 및 제1 메인 측면(11)에 평행하게 배열되는 제2 메인 측면(15)을 구비한 웨이퍼(10)를 포함하는 역-도통 전력 반도체 디바이스(1)가 제공된다. 본 디바이스는 복수의 다이오드 셀(96)과 복수의 IGCT 셀(91)을 포함하며, IGCT 셀 각각은 제1 및 제2 메인 측면(11, 15) 사이에 다음의 순서의 레이어들: - 캐소드 전극(2), - 제1 도전형의 제1 캐소드 레이어(4), - 제2 도전형의 베이스 레이어(6), - 제1 도전형의 드리프트 레이어(3), - 제1 도전형의 버퍼 레이어(8), - 제2 도전형의 제1 애노드 레이어(5), 및 - 제1 애노드 전극(25)을 포함한다. IGCT 셀(91) 각각은 제1 캐소드 레이어(4)에 횡으로 배열되고 베이스 레이어(6)에 의해 제1 캐소드 레이어(4)로부터 분리되는 게이트 전극(7)을 더 포함한다. 다이오드 셀(96) 각각은 제1 메인 측면(11)에 제2 애노드 전극(28), 제2 도전형의 제2 애노드 레이어(55), 및 제2 메인 측면(15)에 제1 도전형의 제2 캐소드 레이어(45)를 포함하는데, 제2 애노드 전극(28)은 제2 도전형의 제2 애노드 레이어(55)에 접촉되고, 제2 도전형의 제2 애노드 레이어(55)는 드리프트 레이어(3)에 의해 베이스 레이어(6)로부터 분리되며, 제1 도전형의 제2 캐소드 레이어(45)는 제1 애노드 레이어(5)와 교대로 배열된다. 본 디바이스는 적어도 하나의 결합부(99)를 포함하는데, 여기서 다이오드 셀들(96)의 제2 애노드 레이어들(55)은 IGCT 셀들(91)의 제1 캐소드 레이어들(4)과 교호한다.

8. 发明公开

KR1020120103655A 전력 반도체 디바이스 有权
公开(公告)号：KR1020120103655A
公开(公告)日：2012-09-19
申请号：KR1020127016187
申请日：2010-12-14
申请人： 에이비비 슈바이쯔 아게
发明人： 라히모무나프
IPC分类号： H01L29/10 , H01L29/74 , H01L29/744 , H01L29/08
CPC分类号： H01L29/74 , H01L29/0839 , H01L29/102 , H01L29/744 , H01L2924/13023
摘要： 4 층 구조 npnp 구조 및 캐소드 측 (11) 과 캐소드 측 (11) 과 반대편에 배치된 애노드 측 (12) 을 갖는 전력 반도체 디바이스 (1) 는 게이트 전극 (4) 을 통하여 턴오프될 수 있다. 층들은 캐소드 측 (11) 의 캐소드 전극 (2) 과 애노드 측 (12) 의 애노드 전극 (3) 사이에서: 측방향 에지에 의해 둘러싸인 중심 영역을 갖는 제 1 도전형의 캐소드 층 (5) 으로서, 캐소드 층 (5) 은 캐소드 전극 (2) 과 직접 전기적으로 접촉하는, 캐소드 층 (5), 제 2 도전형의 베이스 층 (6), 캐소드 층 (5) 보다 낮은 도핑 농도를 갖는 제 1 도전형의 드리프트 층 (7), 및 애노드 전극 (3) 과 전기적으로 접촉하는 제 2 도전형의 애노드 층 (8) 의 순서로 배치된다. 게이트 전극 (4) 은 캐소드 전극 (2) 에 대해 측방향으로 캐소드 측 (11) 에 배치되며 게이트 전극 (4) 은 베이스 층 (6) 과 전기적으로 접촉한다. 베이스 층 (6) 은 캐소드 층 (5) 의 중심 영역과 접촉하는 적어도 하나의 제 1 층 (61) 을 연속층으로서 포함한다. 상기 캐소드 층 (5) 의 측방향 에지와 상기 베이스 층 (6) 사이의 접합에서의 저항이 감소되는 저항 감소 층 (10, 10´, 10˝) 은 제 1 층 (61) 과, 캐소드 측 (11) 의 캐소드 층 사이에 배치되며, 캐소드 층 (5) 의 측방향 에지를 커버하며, 저항 감소 층 (10, 10´, 10˝) 은 제 2 도전형 (10´) 으로 이루어지고 제 1 층 (61) 보다 높은 도핑 농도를 갖거나 제 1 도전형 (10˝) 으로 이루어지고 캐소드 층 (5) 보다 낮은 도핑 농도를 갖지만 드리프트 층 (7) 보다 높은 도핑 농도를 갖는다.

9. 发明公开

KR1020110096142A 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들 有权
标题翻译：具有电流转移区域的半导体器件及相关方法
公开(公告)号：KR1020110096142A
公开(公告)日：2011-08-29
申请号：KR1020117015106
申请日：2009-11-20
申请人： 크리, 인코포레이티드
发明人： 장,칭춘 , 아가왈,아난트,케이.
IPC分类号： H01L29/73 , H01L29/744 , H01L29/06
CPC分类号： H01L29/66068 , H01L29/0619 , H01L29/0657 , H01L29/0661 , H01L29/0692 , H01L29/1004 , H01L29/102 , H01L29/1608 , H01L29/73 , H01L29/744 , H01L21/04 , H01L29/06
摘要： 반도체 장치는 제1 도전형을 갖는 반도체 버퍼층 및 버퍼층의 표면 상의 제1 도전형을 갖는 반도체 메사를 포함할 수 있다. 또한, 전류 시프팅 영역이 반도체 메사와 반도체 버퍼층 사이의 코너에 인접하게 제공될 수 있으며, 제1 및 제2 도전형들은 상이한 도전형들일 수 있다. 관련 방법들도 설명된다.

10. 发明授权

KR101851828B1 역도전 전력 반도체 디바이스 有权
公开(公告)号：KR101851828B1
公开(公告)日：2018-04-24
申请号：KR1020150089622
申请日：2015-06-24
申请人： 에이비비 슈바이쯔 아게
发明人： 라히모무나프 , 아르놀드마르틴 , 보베키얀 , 베무라파티우마마헤스와라
IPC分类号： H01L29/87 , H01L27/102
CPC分类号： H01L29/7416 , H01L27/0664 , H01L29/744
摘要： 제 1 주면 (11), 및제 1 주면 (11) 에평행하게배열되는제 2 주면 (15) 을갖는웨이퍼 (10) 를구비한역도전전력반도체디바이스 (1) 가제공된다. 디바이스는복수의다이오드셀들 (96) 과복수의 GCT 셀들 (91) 을포함하고, 각각의 GCT 셀 (91) 은제 1 주면 (11) 과제 2 주면 (15) 사이에하기순서의층들을포함한다: - 사이리스터 (thyristor) 캐소드전극 (2), - 제 1 전도형의사이리스터캐소드층 (4), - 제 2 전도형의사이리스터베이스층 (6), - 제 1 전도형의드리프트층 (3), - 제 1 전도형의사이리스터버퍼층 (8), - 제 2 전도형의사이리스터애노드층 (5), 및 - 사이리스터애노드전극 (25). 각각의 GCT 셀 (91) 은사이리스터캐소드층 (4) 에횡으로배열되고사이리스터베이스층 (6) 에의해사이리스터캐소드층 (4) 으로부터분리되는게이트전극 (7) 을더 포함한다. 각각의다이오드셀 (96) 은제 1 주면 (11) 에있는다이오드애노드전극 (28) 으로서, 드리프트층 (3) 에의해사이리스터베이스층 (6) 으로부터분리되는제 2 전도형의다이오드애노드층 (55) 과접촉하는, 상기다이오드애노드전극 (28), 드리프트층 (3"), 제 2 주면 (15) 에서사이리스터애노드층 (5) 에교호하여배열되는제 1 전도형의다이오드캐소드층 (45), 및다이오드캐소드전극을포함한다. 디바이스는, 다이오드셀들 (96) 의다이오드애노드층들 (55) 이 GCT 셀들 (91) 의제 1 캐소드층들 (4) 과교호하는적어도하나의혼합부분 (99) 을포함한다. 각각의다이오드셀 (96) 에서, 제 1 전도형의다이오드버퍼층 (32) 이다이오드애노드층 (55) 과드리프트층 (3) 사이에배열되어다이오드버퍼층 (32) 이제 1 주면 (11) 으로부터적어도다이오드애노드층 (55) 의두께의 90% 깊이까지다이오드애노드층 (55) 의횡 측면들을커버하도록한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式