专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150096568A 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 有权
标题翻译：具有稳定的门结构的半导体器件及其制造方法
公开(公告)号：KR1020150096568A
公开(公告)日：2015-08-25
申请号：KR1020140017242
申请日：2014-02-14
申请人： 한국전자통신연구원
发明人： 김성일 , 강동민 , 이상흥 , 안호균 , 윤형섭 , 민병규 , 임종원
IPC分类号： H01L29/423 , H01L21/285 , H01L29/66 , H01L29/812 , H01L21/283 , H01L29/778
CPC分类号： H01L29/42312 , H01L21/28114 , H01L21/28587 , H01L21/28593 , H01L29/42316 , H01L29/66863 , H01L29/778 , H01L29/812 , H01L29/42376 , H01L21/283
摘要： 본 발명은 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것으로, 0.2㎛ 이하의 선폭을 갖는 미세한 게이트 발(foot)과 임의의 크기의 게이트 머리(head)를 갖는 게이트 구조에서 지지대 역할을 할 수 있도록 게이트 머리 밑에 게이트 머리의 길이 방향을 따라 복수의 게이트 발을 추가로 갖게 하여 게이트 구조를 안정화시킨 반도체 소자 및 그의 제조방법이다. 이에 따라 공정중 혹은 공정후의 소자의 게이트가 무너져 내리는 현상을 방지하고 공정중 및 공정후에 소자의 신뢰성을 높일 수 있다.
摘要翻译：本发明涉及具有稳定栅极结构的半导体器件及其制造方法。在具有0.2μm以下的线宽的微栅极栅极和具有尺寸的栅极头的栅极结构中，栅极头在栅极头的长度方向上形成栅极，使得其可以作为支撑体。因此，可以防止设备的门在工艺中或之后崩溃。在该过程中或之后可以改善设备的可靠性。

2. 发明公开

KR1020070046141A 층 구조에서 다중-스테이지 리세스와 다중-리세스된게이트를 구비한 전계 효과 트랜지스터를 생산하기 위한방법 无效
标题翻译：用于在层结构中产生多级记录的方法和具有多重栅格的场效应晶体管
公开(公告)号：KR1020070046141A
公开(公告)日：2007-05-02
申请号：KR1020077004376
申请日：2005-08-26
申请人： 옴믹
发明人： 바데뜨,피에르,엠.,엠. , 콜레뜨,앙드레 , 데미셀,실바인
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66462 , H01L21/28587 , H01L29/7783
摘要： 층 구조의 다중-스테이지 리세스를 형성하기 위한 방법은 층 구조 위의 광-레지스트 필름을 형성하는 단계; 리세스의 제1스테이지를 형성하기 위해, 마스크로서 사용된 광-레지스트 필름의 개구부를 통해 층 구조를 에칭하는 제 1단계(49, 70)와; 광-레지스트 필름의 확장된 개구부를 생산하기 위한, 제1에칭 단계 후의 광-레지스트 필름의 개구부를 확장하는 단계; 및 다중-스테이지 리세스의 제2스테이지를 형성하기 위한 광-레지스트 필름의 확장된 개구부를 통해 층 구조를 에칭하는 제2단계(58, 72)를 포함한다.

3. 发明公开

KR1020060126712A 전극 형성층을 포함하는 질화갈륨 재료 영역을 사용하는반도체 구조물, 트랜지스터 및 쇼트키 다이오드, 및 그들을형성하는 방법 无效
标题翻译：包含电极定义层的氮化钛材料装置及其形成方法
公开(公告)号：KR1020060126712A
公开(公告)日：2006-12-08
申请号：KR1020067014242
申请日：2004-12-16
申请人： 니트로넥스, 엘엘씨
发明人： 존슨,제리,더블유. , 테리엔,로버트,제이. , 베스칸,안드레이 , 브라운,제프리,디.
IPC分类号： H01L21/20
CPC分类号： H01L29/66212 , H01L21/28587 , H01L29/2003 , H01L29/66462 , H01L29/872
摘要： Gallium nitride material devices and methods of forming the same are provided. The devices include an electrode-defining layer. The electrode-defining layer typically has a via formed therein in which an electrode is formed (at least in part). Thus, the via defines (at least in part) dimensions of the electrode. In some cases, the electrode-defining layer is a passivating layer that is formed on a gallium nitride material region.
摘要翻译：提供了氮化镓材料器件及其形成方法。这些装置包括电极限定层。电极限定层通常形成有在其中形成电极（至少部分）的通孔。因此，通孔限定（至少部分地）电极的尺寸。在一些情况下，电极限定层是形成在氮化镓材料区域上的钝化层。

4. 发明授权

KR100642191B1 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 失效
标题翻译：异相场效应晶体管及其生产方法
公开(公告)号：KR100642191B1
公开(公告)日：2006-11-03
申请号：KR1020000026598
申请日：2000-05-18
申请人： 소니 주식회사
发明人： 와다신이찌
IPC分类号： H01L29/737
CPC分类号： H01L29/66462 , H01L21/28587 , H01L29/7783
摘要： 단일 포지티브 전력 공급원으로 동작할 수 있고, 효율을 증가시킬 수 있고, 게이트 접촉 저항을 줄여서 고주파 특성이 향상되는 반도체 장치와 그 제조 방법에 있어서, 캐리어가 주행하기 위해 기판상에 형성된 캐리어 주행 층과, 캐리어 주행 층상에 형성되며, 캐리어 주행 층보다 더 큰 밴드갭을 가지며, 제1 도전형 불순물을 함유하는 캐리어 공급층과, 캐리어 공급층상에 형성되며, 캐리어 공급층보다 더 작은 밴드갭을 갖는 배리어층과, 서로 소정의 간격을 두고 배리어층상에 형성되는 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극과 떨어져서, 소스 전극과 드레인 전극 사이의 배리어층상에 형성되는 게이트 전극과, 적어도 게이트 전극 아래의 상기 배리어층내에 형성되며, 제1 도전형과 도전형이 반대인 제2 도전형의 불순물을 함유하는 제1 저 저항성 영역을 포함하는 반도체 장치와 그 제조 방법.
게이트 접촉, 옴접촉, 밴드갭, 캐리어 주행 층, 캐리어 공급층, 배리어층, 저 저항성 영역, 고 저항성 층

5. 发明授权

KR100218670B1 반도체 소자의 게이트 형성 방법 失效
标题翻译：形成半导体器件栅的方法
公开(公告)号：KR100218670B1
公开(公告)日：1999-09-01
申请号：KR1019960061516
申请日：1996-12-04
申请人： 한국전자통신연구원
发明人： 맹성재 , 이재진 , 편광의
IPC分类号： H01L21/336
CPC分类号： H01L29/66863 , H01L21/0274 , H01L21/28581 , H01L21/28587
摘要： 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 초고주파 저잡음용 소자제작을 위해 게이트 저항을 줄이는 방법으로 Ｔ형 게이트가 사용되고 있는데, 종래의 방법은 공정이 복잡하거나 게이트의 두께에 제한으로 잡음지수를 줄이는데 한계가 있었다. 이러한 문제점을 해결하기 위한 본 발명은 에피구조를 이용하여 전계효과 트랜지스터를 제작할 때 게이트 길이를 줄이기 위해 이중 노광에 의해 게이트패턴을 형성하고 얇은 금속막을 증착한 후 도금용 패턴을 형성하고 전기 도금으로 게이트를 형성하는 공정을 수행하므로 생산 단가와 수율을 높일 수 있으며, 잡음지수를 향상시킬 수 있는 반도체 소자의 게이트 형성 방법이 제시된다.

6. 发明授权

KR100161917B1 반도체소자 제조방법 失效
公开(公告)号：KR100161917B1
公开(公告)日：1999-02-01
申请号：KR1019950025944
申请日：1995-08-22
申请人： 주식회사 엘지이아이
发明人： 정기웅
IPC分类号： H01L21/28
CPC分类号： H01L29/66863 , H01L21/28 , H01L21/28587 , Y10S438/95
摘要： 본 발명은 반도체소자 제조방법에 관한 것으로, 반도체소자의 게이트길이를 감소시키고, 저항을 줄이기 위한 것이다.
본 발명은 기판 상에 제1레지스트층을 형성하는 단계와, 상기 제1레지스트층을 전자빔에 의해 선택적으로 노광 및 현상하여 제1폭을 갖는 패턴을 형성하는 단계, 상기 기판 전면에 절연막을 형성하는 단계, 상기 절연막상에 제2레지스트층을 형성하는 단계, 상기 제2레지스트층을 UV 리소그래피공정에 의해 선택적으로 노광 및 현상하여 상기 제1레지스트층 패턴 상부에 제2폭의 패턴을 형성하는 단계, 상기 절연막의 노출된 부위를 건식식각하는 단계, 기판 상에 게이트 형성용 금속을 증착하는 단계, 리프트오프공정에 의해 상기 제1레지스트층 및 제2레지스트층을 제거하여 T자형 게이트를 형성하는 단계로 이루어지는 반도체소자 제조방법을 제공한다.

7. 发明授权

KR100153788B1 반도체장치의 제조방법 失效
公开(公告)号：KR100153788B1
公开(公告)日：1998-12-01
申请号：KR1019930025394
申请日：1993-11-26
申请人： 가부시끼가이샤 도시바
发明人： 미사와히로토 , 츠지히토시
IPC分类号： H01L21/336
CPC分类号： H01L29/66462 , H01L21/0273 , H01L21/28587 , Y10S438/949 , Y10S438/951
摘要： 본 발명은, HEMT의 게이트전극의 형성 시에 단면이 역테이퍼형상을 한 미세한 레지스트패턴을 1회의 전자빔노광에 의해 형성한다. 이를 위해 본 발명은, GaAs기판상에 노보락계의 포지티브형 전자빔 레지스트를 도포하고, 결과적 구조를 베이킹하는 단계와, 알카리 수용액에 GaAs기판을 담그고, 결과적 구조를 수세 및 건조시킴으로써 전자빔 레지스트의 표면상에 제1층을 형성하는 단계, 제1층을 통해 자외선에 의해 전자빔 레지스트의 표면을 노출시키는 단계, 자외선에 의해 전자빔 레지스트의 표면을 노출하는 단계에 이어 전자빔에 따라 직접 전자빔 레지스트의 표면을 노출시키는 단계, 수세와 건조의 단계가 적어도 한번 수행된 다음 알카리 수용액에 의해 전자빔 레지스트를 현상함으로써 전자빔 레지스트의 표면의 일부분에 역테이퍼형상을 갖춘 개구부를 형성하는 단계, 개구부를 통해 결과적 구조에 대해 리세스에칭을 실시하는 단계, 전극을 형성하기 위한 금속배선층을 결� �적 구조의 전체 표면상에 퇴적하는 단계, HEMT의 T형 게이트전극으로서 기능하는 금속배선층의 부분을 남기고, 전자빔 레지스트와 불필요한 금속배선층을 제거하는 단계 및, 반도체의 결과적 구조상의 소정 위치에 소오스전극과 드레인전극을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.

8. 发明授权

KR100140950B1 화합물반도체장치의 제조방법 失效
标题翻译：包含L形门电极的复合半导体器件的制造工艺
公开(公告)号：KR100140950B1
公开(公告)日：1998-07-15
申请号：KR1019940022395
申请日：1994-09-06
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 오이까와히로까즈
IPC分类号： H01L21/338
CPC分类号： H01L29/66863 , H01L21/28581 , H01L21/28587 , H01L21/28593 , H01L29/42316 , H01L29/475 , Y10S148/111
摘要： GaAs 기판위에 산화 실리콘과 비정질 실리콘 층을 적층 방식으로 형성한 후, RIE 애칭에 의해 개구부를 형성하는 게이트 전극이 형성되었다. 다음에, 소스 전극쪽의 개구부와 접하는 부분에 있어서 비정질 실리콘만 선택적으로 제거하여, 개구부에 WSi·TiN·Pt층을 형성한다. 다음에, 유기막층을 형성한 후, 비정질 실리콘 층위의 WSi·TiN·PT층을 제거하기 위하여 전체 표면이 에칭백된다. 다음에, 개구부내에 남아있는 WSi·TiN·Pt층을 도금 전극으로 선택하여 소스 전극쪽으로 뻗어있는 돌출부를 가진 역 L자형 게이트 전극을 형성하기 위하여 Au층이 도금된다.

9. 发明授权

KR100134382B1 반도체 장치 및 그 제조방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100134382B1
公开(公告)日：1998-04-20
申请号：KR1019880003090
申请日：1988-03-23
申请人： 코닌클리케 필립스 엔.브이.
发明人： 빠트릭다니엘라뱅존 , 크리스티앙로쉐 , 쎄르쥬구리에
IPC分类号： H01L29/78
CPC分类号： H01L29/66871 , H01L21/28587 , H01L29/475 , H01L29/66886 , H01L29/8124 , Y10S148/105
摘要： 내용 없음.

10. 发明授权

KR1019940009996B1 반도체장치의 제조방법 失效
公开(公告)号：KR1019940009996B1
公开(公告)日：1994-10-19
申请号：KR1019900016768
申请日：1990-10-20
申请人： 가부시끼가이샤 도시바
发明人： 츠지히토시
IPC分类号： H01L21/268
CPC分类号： H01L29/66863 , H01L21/0272 , H01L21/28581 , H01L21/28587 , H01L21/31144 , H01L29/66462
摘要： 내용 없음.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式