专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101802256B1 마스크 및 이를 이용하는 어레이 기판의 제조방법 有权
公开(公告)号：KR101802256B1
公开(公告)日：2017-11-29
申请号：KR1020110006652
申请日：2011-01-24
申请人： 삼성디스플레이 주식회사
发明人： 윤수완 , 권영근 , 채종철
IPC分类号： G02F1/136 , B23K26/066 , H01L21/027 , G02F1/13
CPC分类号： H01L29/6675 , H01L21/02422 , H01L21/02532 , H01L21/0268 , H01L21/02691 , H01L27/1285
摘要： 본발명의마스크는중심영역및 주변영역을포함하는기판, 상기중심영역및 주변영역에형성되는투과부를가지는복수의제1 영역들, 상기주변영역에형성되는비투과부를가지는복수의제2 영역들및 상기투과부들상에형성되는복수의렌즈들을포함한다. 따라서하나의픽셀내에서박막트랜지스터가차지하는공간을줄일수 있고개구부를현격히증가시킬수 있고, 각단계의레이저의세기가달라져서발생할수 있는화면상의휘도의차이를보다완화하여불량률을낮출수 있게된다.

2. 发明授权

KR101780368B1 포토마스크 및 그것을 사용하는 레이저 어닐링 장치 및 노광 장치 有权
公开(公告)号：KR101780368B1
公开(公告)日：2017-09-21
申请号：KR1020127034458
申请日：2011-05-26
申请人： 브이 테크놀로지 씨오. 엘티디
发明人： 하타나카마코토 , 이와모토다카미츠 , 하시모토가츠시게
IPC分类号： G03F1/38 , G03F1/42 , H01L21/027 , G03F7/20
CPC分类号： G03F1/42 , G03F1/50 , H01L21/0268
摘要： 본발명은기판의반송방향과교차하는방향에일정한배열피치로형성되어광을통과시키는복수의마스크패턴(2)과, 기판위에형성된복수의패턴의기판반송방향과교차방향의배열피치의정수배와동일한간격을가지고기판반송방향에평행하게형성된한 쌍의세선(4a, 4b)을구비한구조를이루며, 복수의마스크패턴(2)에대하여기판반송방향과반대쪽의위치에기판반송방향으로서로일정거리떨어져서배치되는동시에, 한쌍의세선(4a, 4b) 사이에미리설정된기준위치가기판반송방향과교차하는방향에미리정해진거리만큼서로어긋난상태로형성된복수의얼라이먼트마크(4)를구비한것이다. 이에의하여, 동종의기판의기판반송방향과교차방향으로오프셋한위치에광을조사하는경우에도, 이동중인기판에대한추종성을양호하게한다.

3. 发明公开

KR1020160041157A 위상변이 마스크 및 이를 이용한 디스플레이 장치 제조방법 审中-实审
标题翻译：相位移屏蔽和使用其制造显示装置的方法
公开(公告)号：KR1020160041157A
公开(公告)日：2016-04-18
申请号：KR1020140134486
申请日：2014-10-06
申请人： 삼성디스플레이 주식회사
发明人： 김봉연 , 강민 , 손용 , 이현주 , 차명근 , 주진호
IPC分类号： H01L21/027 , G03F1/26 , H01L27/32 , G02F1/1362
CPC分类号： H01L21/0268 , G03F1/30 , G03F7/0043 , G03F7/20 , H01L21/02532 , H01L21/02678 , H01L21/0274
摘要： 본발명은비정질실리콘층을효과적으로결정질실리콘층으로결정화하는데사용될수 있는위상변이마스크및 이를이용한디스플레이장치제조방법을위하여, 베이스기판과, 일방향을따라상호이격된복수개의투과부들이형성되도록상기베이스기판상에형성된차단층과, 상기일 방향에있어서상기복수개의투과부들을교번하여채우는위상변이부들을구비하는위상변이마스크및 이를이용한디스플레이장치제조방법을제공한다.
摘要翻译：本发明涉及用于将非晶硅层有效地结晶到晶体硅层的相移掩模和使用其的显示装置的制造方法。相移掩模包括：基底; 阻挡层，其形成在所述基底基板上，以形成沿着一个方向相互分离的多个传输单元; 并且相移单元在一个方向上交替地填充多个发送单元。

4. 发明授权

KR101284201B1 레이저 조사 장치 및 레이저 조사 방법 有权
标题翻译：激光照射装置和激光照射方法
公开(公告)号：KR101284201B1
公开(公告)日：2013-07-09
申请号：KR1020077027356
申请日：2006-04-26
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 타나카코이치로
IPC分类号： H01S3/10 , H01L21/027
CPC分类号： H01L27/1266 , B23K26/0738 , H01L21/0237 , H01L21/0268 , H01L21/268 , H01L27/1285
摘要： 균일한 강도 분포를 가지는 레이저빔을 조사면에 레이저의 간섭 줄무늬를 발생시키지 않고 조사한다. 레이저 발진기로부터 출사한 레이저빔은 회절 광학소자에 의해 그의 강도 분포가 균일하게 된다. 회절 광학소자를 통과한 빔을 슬릿에 통과시켜, 빔의 장축 방향의 강도가 약한 단부를 차단한다. 이어서, 빔을 투영 렌즈 및 집광 렌즈를 통과시켜, 슬릿의 상(像)을 조사면에 투영한다. 투영 렌즈는 슬릿과 조사면이 공역의 관계가 되도록 배치된다. 그리하여, 슬릿에 의한 회절을 방지하면서, 강도가 균일한 레이저를 조사면에 조사하는 것이 가능하게 된다.
레이저 조사 장치, 레이저 조사 방법, 강도 분포, 회절 광학소자, 투영 렌즈

5. 发明公开

KR1020120008344A 레이저 조사 장치 有权
标题翻译：激光辐射装置
公开(公告)号：KR1020120008344A
公开(公告)日：2012-01-30
申请号：KR1020100069153
申请日：2010-07-16
申请人： 삼성모바일디스플레이주식회사
发明人： 이원규 , 진성현 , 오재환 , 장영진 , 최재범
IPC分类号： H01L21/324 , H01L29/786
CPC分类号： H01L21/268 , B23K26/0676 , B23K26/066 , H01L21/02675 , H01L21/0268
摘要： PURPOSE: A laser irradiation apparatus is provided to effectively improve treatment quantity per hour without changing the total amount of energy of oscillation laser light. CONSTITUTION: Laser lights(LB1,LB2) are irradiated on a semiconductor layer(SC) which is formed on a substrate(SS) according to a scan direction(SL). The semiconductor layer comprises a plurality of pixel regions. A laser generator(910) comprises a first laser generator(911) which oscillates first laser light and a second laser generator(912) which oscillates second laser light. The first laser light and the second laser light are partitioned and are respectively irradiated toward a plurality of laser masks(610,620). A plurality of laser masks comprises a plurality of slit groups(615).
摘要翻译：目的：提供一种激光照射装置，用于有效地改善每小时的处理量，而不改变振荡激光的能量总量。构成：根据扫描方向（SL）将激光（LB1，LB2）照射在形成于基板（SS）上的半导体层（SC）上。半导体层包括多个像素区域。激光发生器（910）包括振荡第一激光的第一激光发生器（911）和振荡第二激光的第二激光发生器（912）。第一激光和第二激光被分割并分别照射到多个激光掩模（610,620）。多个激光掩模包括多个狭缝组（615）。

6. 发明公开

KR1020110106105A 반도체 소자의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020110106105A
公开(公告)日：2011-09-28
申请号：KR1020100025338
申请日：2010-03-22
申请人： 에스케이하이닉스 주식회사
发明人： 박주성
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7813 , H01L21/02225 , H01L21/0268 , H01L21/47573
摘要： 본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 하부에 매립된 게이트를 형성하여 게이트 CD(Critical Dimension)가 감소할 때 발생할 수 있는 게이트와 랜딩 플러그 간의 SAC 페일(Self Align Contact Fail) 발생을 방지할 수 있다. 또한, 게이트 하드마스크층으로 랜딩 플러그 영역을 먼저 확보하여 게이트 CD와 상관없이 랜딩 플러그의 오픈 면적을 확보하여 랜딩 플러그의 낫 오픈(Not Open) 현상 및 tWR 특성을 개선시키는 기술이다.
본 발명은 반도체 기판을 식각하여 게이트 영역을 정의하는 트렌치를 형성하는 단계와, 트렌치에 게이트 물질을 매립하여 게이트를 형성하는 단계와, 게이트 상부에 랜딩 플러그 영역을 오픈시키는 게이트 하드마스크패턴을 형성하는 단계와, 랜딩 플러그 영역에 희생막을 매립하는 단계와, 희생막 및 게이트 하드마스크층을 포함하는 전체 상부에 층간 절연막을 형성하는 단계와, 층간 절연막 및 희생막을 식각하여 랜딩 플러그 콘택홀을 형성하는 단계와, 랜딩 플러그 콘택홀을 매립하여 랜딩 플러그를 형성하는 단계를 포함하는 것을 특징으로 한다.
摘要翻译：根据本发明的制造半导体器件的方法包括：形成掩埋在半导体衬底下方的栅极，以防止在栅极临界尺寸（CD）时可能发生的栅极和连接插塞之间发生自对准接触不良; 可以。此外，首先将接合插塞区域固定到栅极硬掩模层，以与栅极CD无关地固定平台插塞的开放区域，从而改善了平台插塞的未断开现象和tWR特性。

7. 发明公开

KR1020110002601A 전력 반도체 소자의 제조방법 有权
标题翻译：功率半导体器件制造方法
公开(公告)号：KR1020110002601A
公开(公告)日：2011-01-10
申请号：KR1020090060142
申请日：2009-07-02
申请人： (주) 트리노테크놀로지
发明人： 오광훈 , 김은택 , 윤종만 , 이종헌 , 정진영
IPC分类号： H01L29/78
CPC分类号： H01L29/42312 , H01L21/0268 , H01L29/41725
摘要： PURPOSE: A method for a power semiconductor device is provided to improve the conduction loss of the semiconductor device by applying a self aligning process in order to reduce the channel resistance. CONSTITUTION: A gate insulating layer is formed on a first conductive semiconductor substrate. A gate electrode is formed at the pre-set region of the gate insulating layer. Second conductive dopant is implanted to the front side of the semiconductor substrate in order to form a second conductive well region in the surface of the semiconductor substrate. A source region is formed in the surface of the semiconductor substrate in which the second conductive well region is formed. A source electrode and a drain electrode are formed respectively in the upper side and the rear side of the semiconductor substrate.
摘要翻译：目的：提供一种用于功率半导体器件的方法，以通过施加自对准工艺来改善半导体器件的导通损耗，以减小沟道电阻。构成：在第一导电半导体衬底上形成栅极绝缘层。栅电极形成在栅极绝缘层的预设区域。第二导电掺杂剂被注入到半导体衬底的前侧，以在半导体衬底的表面中形成第二导电阱区域。源区域形成在其中形成有第二导电阱区域的半导体衬底的表面中。分别在半导体衬底的上侧和后侧形成源电极和漏电极。

8. 发明授权

KR100997971B1 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 有权
标题翻译：固化掩模，固溶方法及制造薄膜晶体管阵列的方法，包括方法
公开(公告)号：KR100997971B1
公开(公告)日：2010-12-02
申请号：KR1020030082222
申请日：2003-11-19
申请人： 삼성전자주식회사
发明人： 이수경 , 김현재 , 강명구
IPC分类号： G02F1/13
CPC分类号： H01L21/0268 , B23K26/066 , H01L21/02532 , H01L21/02595 , H01L21/2026 , H01L29/66757
摘要： 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 우선, 절연 기판의 상부에 비정질 규소 박막을 형성하고, 투과 영역의 슬릿을 가지는 다결정용 마스크를 이용하여 레이저빔을 국부적으로 조사하는 순차적 고상 결정 공정으로 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성한다. 이어, 슬릿이 반투과막으로 이루어져 레이저빔의 에너지를 조절할 수 있는 마스크를 이용한 순차적 고상 결정으로 다결정 규소 박막의 표면을 재결정화한다. 이어, 다결정 규소 박막을 패터닝하여 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한 다음, 드레인 전극과 연결되는 화소 전극을 형성한다.
다결정, 고상결정, 마스크, 레이저, 슬릿, 투과율

9. 发明公开

KR1020100120576A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020100120576A
公开(公告)日：2010-11-16
申请号：KR1020090039453
申请日：2009-05-06
申请人： 에스케이하이닉스 주식회사
发明人： 이명신
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7813 , H01L21/02225 , H01L21/0268 , H01L21/2255 , H01L29/4232 , H01L29/66348
摘要： PURPOSE: A method for manufacturing a semiconductor device is provided to prevent fume defects by processing the interface of a capping layer using ozone after a gate capping layer is deposited. CONSTITUTION: A recess trench(115) is formed in an active region of a semiconductor substrate(100) defined with a device isolation layer(110). A gate insulation layer is formed on the exposed surface of the recess trench. A gate conductive layer, a metal layer, and a gate hard mask layer are formed by filling the recess trench. A capping layer(170) is formed on the gate hard mask layer, the metal layer, and the gate conductive layer. A gate stack(205) is formed by etching the gate insulation layer and the exposed part of the gate conductive layer.
摘要翻译：目的：提供一种用于制造半导体器件的方法，以在沉积栅极覆盖层之后通过处理使用臭氧的封盖层的界面来防止烟雾缺陷。构成：在由器件隔离层（110）限定的半导体衬底（100）的有源区中形成凹槽（115）。在凹槽的暴露表面上形成栅极绝缘层。通过填充凹槽来形成栅极导电层，金属层和栅极硬掩模层。在栅极硬掩模层，金属层和栅极导电层上形成覆盖层（170）。通过蚀刻栅极绝缘层和栅极导电层的暴露部分来形成栅极叠层（205）。

10. 发明公开

KR1020100092639A 반도체 소자의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020100092639A
公开(公告)日：2010-08-23
申请号：KR1020090011862
申请日：2009-02-13
申请人： 에스케이하이닉스 주식회사
发明人： 김지혜
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7813 , H01L21/0268 , H01L21/2254 , H01L21/2255
摘要： PURPOSE: A method for manufacturing a semiconductor device is provided to improve CMP(Chemical Mechanical Polishing) target control performance by removing an oxide layer and a nitride layer on the upper side of a hard mask pattern after forming a buffer layer with a gap fill property between hard mask patterns. CONSTITUTION: A hard mask pattern opening a gate region is formed on the upper side of a semiconductor substrate(200). A trench(213) is formed by etching a semiconductor substrate using the hard mask pattern as a mask. A gate material layer is buried in the trench. An oxide layer(220) is formed on the surface of the hard mask pattern. A nitride layer(225) is formed on the surface of the oxide layer and the gate material layer. A buffer layer(230) is buried between the hard mask patterns.
摘要翻译：目的：提供一种制造半导体器件的方法，用于通过在形成具有间隙填充性能的缓冲层之后去除硬掩模图案的上侧上的氧化物层和氮化物层来改善CMP（化学机械抛光）目标控制性能在硬掩模图案之间。构成：在半导体衬底（200）的上侧形成有打开栅极区域的硬掩模图案。通过使用硬掩模图案作为掩模蚀刻半导体衬底来形成沟槽（213）。栅极材料层被埋在沟槽中。在硬掩模图案的表面上形成氧化物层（220）。在氧化物层和栅极材料层的表面上形成氮化物层（225）。缓冲层（230）被埋在硬掩模图案之间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式