专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101647086B1 연산을 수행하기 위해 기억 셀을 이용하는 장치 및 방법 有权
标题翻译：使用储存细胞进行计算
公开(公告)号：KR101647086B1
公开(公告)日：2016-08-09
申请号：KR1020127004150
申请日：2010-07-11
申请人： 쥐에스아이 테크놀로지 이스라엘 리미티드
发明人： 아케립아비단 , 아감오렌 , 어만일라이 , 메야세드모셰
IPC分类号： G11C7/10 , G11C8/10 , G11C15/00
CPC分类号： G11C29/34 , G11C15/043
摘要： 인-메모리프로세서는, 데이터를저장하는메모리어레이와메모리어레이의한 행내에서적어도 2개의셀을거의동시에활성화시킴으로써적어도 2개의셀의데이터에대한불리안함수출력을생성하는활성화유닛을포함한다. 또다른실시예에서는, 메모리어레이셀을이용하는컨텐츠어드레서블메모리(CAM)를제공한다.

2. 发明公开

KR1020150004352A 컨텐트 주소지정가능 메모리 조기-예측 늦은-정정 단일 엔드형 감지 无效
标题翻译：内容可寻址存储器早期预测最新的单向传感
公开(公告)号：KR1020150004352A
公开(公告)日：2015-01-12
申请号：KR1020147029797
申请日：2013-05-15
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 아르소브스키,이고르 , 돕슨,다니엘에이 , 해빅,트래비스알 , 위스토트,레이드에이
IPC分类号： G11C15/04
CPC分类号： G11C15/04 , G11C15/043 , G11C15/046
摘要： 컨텐트 주소지정가능 메모리(content addressable memory, CAM) 어레이에서 서치 동작들(search operations)을 수행하기 위한 회로들 및 방법들이 제공된다. CAM을 서치하기 위한 시스템은 이단(two stage) CAM 서치 중 프리-서치(pre-search)(100)가 아직 활성화되어 있는(active) 동안에 상기 이단 CAM 서치 중 메인-서치(main-search)(130)를 선택적으로 활성화시키는 회로를 포함한다.

3. 发明公开

KR1020030014364A 개량형 고집적도 메모리 셀 失效
标题翻译： 개량형고집적도메모리셀
公开(公告)号：KR1020030014364A
公开(公告)日：2003-02-17
申请号：KR1020027011589
申请日：2001-03-05
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 포스,리차드,씨 , 오코넬,코막
IPC分类号： G11C11/40
CPC分类号： H01L27/1104 , G11C11/412 , G11C15/04 , G11C15/043
摘要： 본 발명에 따른 메모리 셀(memory cell)은 a) 반전단(inverting stage); b) 데이터 라인과 반전단의 입력 사이에 연결되는 액세스 트랜지스터(access transistor); 및 c) 반전단 입력에 연결되는 피드백 트랜지스터를 포함하며, 액세스 트랜지스터는 데이터 라인과 반전단 입력을 선택적으로 연결시키는 제어신호에 따라 동작하고, 피드백 트랜지스터는 제1 논리 상태인 비활성 상태(inerting stage)를 래치(latch)시키는 반전단의 출력에 따라 동작한다. 본 발명에 따른 메모리 셀은 피드백 트랜지스터를 통해 유입되는 전류의 크기보다는 큰 값을 갖는 액세스 트랜지스터를 통해 유입되는 누설 전류에 의해 제2 논리 상태로 유지된다.
摘要翻译：一种存储器单元，包括反相级，耦合在数据线与反相级的输入之间的存取晶体管，所述存取晶体管响应于用于选择性地耦合数据线和反相级输入的控制信号，反馈晶体管耦合到所述反相级输入端并且响应于所述反相级的输出以用于将所述惰化级锁存在第一逻辑状态，并且由此所述单元通过流过所述存取晶体管的漏电流保持在第二逻辑状态，所述漏电流大于电流流过反馈晶体管。

4. 发明公开

KR1020030014210A 정합라인 감지 회로 및 방법 失效
标题翻译： 정합라인감지회로및방법
公开(公告)号：KR1020030014210A
公开(公告)日：2003-02-15
申请号：KR1020027014623
申请日：2001-05-01
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 마,스탠리,제-천 , 마,피터,피. , 라인스,발레리에 , 길링햄,피터 , 맥켄지,로버트 , 아메드,압둘라
IPC分类号： G11C15/00
CPC分类号： G11C7/06 , G11C15/04 , G11C15/043
摘要： CAM 어레이의 정합라인에서 상승 전압을 검출하기 위한 정합라인 감지 회로가 개시되며, 이 회로는 전류를 정합라인에 공급하고 정합라인의 전압을 상승시키기 위하여 전류 소스를 턴 온(turn on)하기 전에 정합라인을 먼저 그라운드(ground)로 프리챠지한다. 전류 전원이 미리 정해진 시간동안 턴 온 상태가 유지되도록 레퍼런스 정합라인 감지 회로가 자기-시간(self-timed) 제어 신호를 발생시킨다. 전류 소스가 턴 오프되고 정합라인이 그라운드로 프리챠지 된 후에 정합라인에서 감지된 데이터가 래치된다(latched). 본 발명의 정합라인 감지 회로가 정합라인을 전원 전압, VDD, 대신에 그라운드로 프리챠지하기 때문에 더 적은 전력이 소모된다. 하나의 n 채널 트랜지스터 임계 전위까지의 정합라인 전압의 상승을 감지함에 의해, 정합라인 감지 동작 속도가 증가된다.
摘要翻译：公开了用于检测CAM阵列的匹配线上的上升电压的匹配线感测电路。在开启电流源以向匹配线提供电流并提高匹配线的电压之前，该电路首先将匹配线预充电至地。参考匹配线检测电路产生自定时控制信号以保持电流源接通预定的持续时间。在关闭电流源并将匹配线预充至地之后，锁存匹配线上的感测数据。因为本发明的匹配线检测电路将匹配线预充电至地电位而不是电源电压VDD，所以消耗较少的功率。通过检测匹配电压到n沟道晶体管阈值电位的上升，匹配线检测操作速度增加。

5. 发明公开

KR1020020077016A 반도체 장치 및 그 검사 방법 失效
标题翻译：半导体器件及其测试方法
公开(公告)号：KR1020020077016A
公开(公告)日：2002-10-11
申请号：KR1020010062589
申请日：2001-10-11
申请人： 후지쯔 가부시끼가이샤
发明人： 에마타이지
IPC分类号： G11C15/04
CPC分类号： G11C15/043 , H01L27/108
摘要： PURPOSE: To provide a semiconductor device which can efficiently drive a circuit in which the accumulation electrode of a capacitor is connected to a gate terminal of a transistor. CONSTITUTION: Each of a plurality of cells arranged on the surface of a semiconductor substrate comprises a first transistor and a second transistor. The second current terminal of the first transistor is connected to the gate terminal of the second transistor, a bit line is connected to the first current terminal of the first transistor, and a word line is connected to the gate terminal. A first wiring line is connected to the first current terminal side of the second transistor, and a second wiring line is connected to the second current terminal side. Bit lines are set to either of a first voltage state or a second voltage state of which voltage is higher than the first voltage. Voltage being higher than the first voltage and lower than the second voltage is applied to the first wiring line. A voltage detecting circuit detects voltage appearing on the second wiring line.
摘要翻译：目的：提供一种半导体器件，其可以有效地驱动电容器的累积电极连接到晶体管的栅极端子的电路。构成：布置在半导体衬底的表面上的多个单元中的每一个包括第一晶体管和第二晶体管。第一晶体管的第二电流端子连接到第二晶体管的栅极端子，位线连接到第一晶体管的第一电流端子，字线连接到栅极端子。第一布线与第二晶体管的第一电流端侧连接，第二布线与第二电流端侧连接。位线被设置为电压高于第一电压的第一电压状态或第二电压状态。高于第一电压并且低于第二电压的电压施加到第一布线。电压检测电路检测出现在第二布线上的电压。

6. 发明授权

KR101671154B1 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들 有权
标题翻译：使用感应电路执行比较操作的装置和方法
公开(公告)号：KR101671154B1
公开(公告)日：2016-10-31
申请号：KR1020167003336
申请日：2014-07-10
申请人： 마이크론 테크놀로지, 인크
发明人： 매닝,트로이에이.
IPC分类号： G11C7/06 , G11C7/10 , G11C7/12 , G11C11/4091 , G11C11/4096
CPC分类号： G11C7/065 , G11C7/06 , G11C7/062 , G11C7/10 , G11C7/1006 , G11C7/1048 , G11C7/12 , G11C11/4091 , G11C11/4096 , G11C15/043
摘要： 본개시는감지회로를사용하여비교및/또는보고동작들을수행하는것에관련된장치들및 방법들을포함한다. 예시적인방법은메모리어레이의입력/출력(IO) 라인을전압으로차징하는것을포함할수 있다. 방법은메모리어레이에저장된데이터가비교값과일치하는지를결정하는것을포함할수 있다. 저장된데이터가비교값과일치하는지에대한결정은메모리어레이의다수의액세스라인들을활성화시키는것을포함할수 있다. 결정은다수의액세스라인들에결합된다수의메모리셀들을감지하는것을포함할수 있다. 결정은다수의메모리셀들에대응하는선택된디코드라인들의활성화에응답하여 IO 라인의전압이변하는지를감지하는것을포함할수 있다.
摘要翻译：本公开包括与使用感测电路执行比较和/或报告操作相关的装置和方法。示例性方法可以包括将存储器阵列的输入/输出（IO）线充电到电压。该方法可以包括确定存储在存储器阵列中的数据是否与比较值相匹配。确定存储的数据是否与比较值匹配可以包括激活存储器阵列的多个访问线。该确定可以包括感测耦合到接入线路数量的多个存储器单元。该确定可以包括检测IO线的电压是否响应于对应于存储器单元的数量的所选择的解码线的激活而改变。

7. 发明公开

KR1020160082234A 저장 장치, 방법 및 저장 매체 审中-实审
标题翻译：存储设备，方法和存储介质
公开(公告)号：KR1020160082234A
公开(公告)日：2016-07-08
申请号：KR1020150189870
申请日：2015-12-30
申请人： 더 리젠츠 오브 더 유니버시티 오브 미시건
发明人： 젤로카수프릿 , 블라우데이비드테오도르
IPC分类号： G11C11/411 , G11C11/412 , G11C11/413
CPC分类号： G11C15/043 , G06F17/30982 , G11C7/067 , G11C7/1006 , G11C11/419 , G11C15/04
摘要： 저장장치가데이터값을저장하기위한복수의저장셀을갖고있다. 적어도 2개의셀을적어도하나의공통신호라인에동시에결합하기위해제어회로가제공된다. 상기적어도 2개의저장셀의각각에저장된데이터값에적용되는논리연산의결과를나타내는, 상기적어도하나의공통신호라인의신호를감지하기위해감지회로가제공된다. 이로인해 AND, OR, XOR등과같은논리연산이각각의데이터값을독립적으로판독하고각각의데이터값을별개의처리회로에전송하여논리연산의결과를찾을필요가없도록저장장치에서실행될수 있다. 이것은저장장치를갖는데이터처리장치의성능을향상시키는데도움이된다.
摘要翻译：存储装置包括存储数据值的多个存储单元。提供了能够同时将两个或多个单元与一个或多个公共信号线组合的控制电路。提供了一种感测电路，其能够显示应用于存储在每个存储单元中的数据值的逻辑运算结果，以检测公共信号线的信号。诸如AND，OR，XOR等的逻辑操作独立地读取每个数据值，并且通过将每个数据值发送到单独的处理设备而不搜索逻辑运算结果而在存储设备中操作。本发明改进了具有存储装置的数据处理装置的性能。

8. 发明授权

KR101598506B1 히트 및 멀티-히트 검출을 이용한 하이브리드 동적-정적 인코더 有权
标题翻译： - - 具有HIT和多重检测的混合动态静态编码器
公开(公告)号：KR101598506B1
公开(公告)日：2016-03-14
申请号：KR1020157023824
申请日：2014-02-06
申请人： 퀄컴 인코포레이티드
发明人： 호프,데이비드폴 , 델라로바,트레이시에이. , 마츠로프,제이슨피.
IPC分类号： G06F7/74 , G11C15/04
CPC分类号： G11C15/04 , G06F7/74 , G11C15/043 , H03K19/0013
摘要： 본명세서에서설명된하이브리드동적-정적인코더는, 리던던시를실질적으로제거하고이에의해완전동적인코더와비교하여동등한로직지연으로, 영역, 파워, 및누설절약들을제공하기위해, 동적네트들및 로직을전략적으로파티셔닝하는동적및 정적구조적및 논리적설계특징들을결합할수 있다. 예를들어, 하이브리드동적-정적인코더는동일한상부절반및 하부절반을포함할수 있고, 상부절반및 하부절반은최종인코딩된인덱스, 히트, 및멀티-히트출력들을생성하기위해결합될수 있다. 각각의인코더절반은도팅된탐색키에매칭되는행들을갖는각각의인덱스비트에대해동적네트를이용할수 있다. 행이탐색키에매칭됨을표시하기위해행이도팅되는경우, 그와연관된동적네트들은그 행과연관된인덱스를반영하기위해평가될수 있다. 따라서, 하이브리드동적-정적인코더는, 인덱스, 히트, 및멀티-히트동적네트들에걸쳐리던던트풀-다운구조들을레버리징(leverage)하는더 작은동적네트들의감소된세트를가질수 있다.

9. 发明授权

KR100472113B1 숨은 리플래시를 갖는 디램 캠 셀 有权
标题翻译： DRAM CAM CELL WITH HIDDEN REFRESH
公开(公告)号：KR100472113B1
公开(公告)日：2005-03-08
申请号：KR1020010073680
申请日：2001-11-26
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 벳슨,케빈에이. , 부쉬,로버트이. , 코치,가렛에스.
IPC分类号： G11C15/00
CPC分类号： G11C15/043 , G11C15/04
摘要： 본 발명의 다이내믹 콘텐트 어드레서블 메모리(Dynamic Content Addressable Memory;DCAM)는 CAM 검색 사이클을 지연시키거나 간섭하지 않고 저장된 데이터의 "숨은(hidden)" 리플래시를 수행할 수 있으며 적은 개수의 트랜지스터를 포함하므로, SCAM과 유사한 성능을 제공한다. 저장된 데이터가 리플래시 판독 동작 때문에 다시 기록될 필요가 없도록 비파괴 판독 동작이 수행된다. 신뢰성있는 CAM 검색이 판독 동작 후에 및 리플래시 데이터가 다시 기록되기 전에 또는 심지어 그 동안에도 수행될 수 있다. 소프트-에러 검출 프로세스가 리플래시 사이클 이내 동안 각각의 CAM 엔트리 상에서 수행될 수 있다. DCAM 셀은 디지탈 컴퓨터 및 네트워크 라우터와 같은 디지탈 시스템에서 사용될 수 있다.

10. 发明授权

KR100263868B1 반도체 기억장치 失效
标题翻译：具有内置缓存的半导体存储器
公开(公告)号：KR100263868B1
公开(公告)日：2000-08-16
申请号：KR1019940040219
申请日：1994-12-30
申请人： 오끼 덴끼 고오교 가부시끼가이샤
发明人： 다나까야스히로 , 다나베데쓰야 , 다노이사또루
IPC分类号： G11C11/407
CPC分类号： G11C7/106 , G06F12/0893 , G11C7/1006 , G11C7/1051 , G11C7/1078 , G11C11/4096 , G11C15/04 , G11C15/043 , G11C2207/2245
摘要： [목적]
고속화가 가능하며, 리프레시 동작시에도 정보를 유지해 두는 것이 가능한 반도체 기억장치를 제공한다.
[구성]
센스노드 등화회로(40i)를 활성화한 후, 지연회로(60)에 의한 소정의 지연후, 센스 증폭기 구동노드 등화회로(50)를 활성화한다.
이로써, 센스 증폭기 구동노드(P1, N1)가 전원으로 부터 분리된 후에 이 노드(P1, N1)에 남는 전하를 이용하여 센스노드쌍(Sai/Sbi)의 이퀄라이즈가 가속된다. 선택신호, 스위치 제어신호, 기억소자 제어신호 및 센스 증폭기 활성화 신호를 출력하는 로우 어드레스 기억장치(105)와, 선택신호에 응답하여 워드선을 선택하는 로우 디코더(107)와 메모리 셀 어레이(109)와, 센스 증폭기 활성화 신호에 응답하여 동작하는 센스 증폭기(119)와, 비트선의 1조와 1조의 센스권과의 사이에 배설되고, 스위치 제어신호에 응답하여 이것을 접속하는 스위치 수단(113)과, 제1 단자가 상기 1조의 센스선의 적어도 한쪽에 접속되고, 기억소자 제어신호 및 리프레시 사이클 검출신호에 응답하여 온/오프 동작하는 기억소자용 스위치 수단(SSW1)과, 기억소자용 스위치 수단의 제2단자에 접속되어 센스선에 나타나는 전위를 기억하는 기억소자(SC1)를 갖는 반도체 기억장치.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式