专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020090120460A 다중 외부 전원을 갖는 비휘발성 반도체 메모리 有权
标题翻译：具有多个外部电源的非易失性半导体存储器
公开(公告)号：KR1020090120460A
公开(公告)日：2009-11-24
申请号：KR1020097016234
申请日：2008-02-12
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 김,진기 , 길링햄,피터
IPC分类号： G11C16/02 , G11C16/30 , G11C16/14 , G11C5/14
CPC分类号： G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
摘要： A memory device includes core memory such as flash memory for storing data. The memory device includes a first power input to receive a first voltage used to power the flash memory. Additionally, the memory device includes a second power input to receive a second voltage. The memory device includes power management circuitry configured to receive the second voltage and derive one or more internal voltages. The power management circuitry supplies or conveys the internal voltages to the flash memory. The different internal voltages generated by the power management circuitry (e.g., voltage converter circuit) and supplied to the core memory enable operations such as read/program/erase with respect to cells in the core memory.
摘要翻译：存储器件包括诸如用于存储数据的闪存的核心存储器。存储器件包括用于接收用于为闪速存储器供电的第一电压的第一电源输入。另外，存储器件包括用于接收第二电压的第二电源输入。存储器件包括被配置为接收第二电压并导出一个或多个内部电压的电源管理电路。电源管理电路将内部电压提供或传送到闪存。由功率管理电路（例如，电压转换器电路）产生并提供给核心存储器的不同的内部电压使得诸如针对核心存储器中的单元的读取/编程/擦除的操作。

2. 发明授权

KR100603228B1 다이나믹 콘텐츠 주소 지정 가능 메모리 셀 失效
标题翻译：动态内容可寻址存储单元
公开(公告)号：KR100603228B1
公开(公告)日：2006-07-24
申请号：KR1020017012599
申请日：2000-03-30
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 라인스발레리에 , 길링햄,피터 , 아메드,압둘라 , 워칙키,토마쓰
IPC分类号： G11C15/00
摘要： 2진식 및 3진식 저장능력을 가지고, 상대적으로 고속이고 대용량인 CAM 어레이를 만드는데 적합한, 다이나믹 콘텐츠 주소 지정 가능 메모리(CAM) 셀이 개시되어 있다. 상기 셀은 한 쌍의 저장 소자, 비교 수단 그리고 한 쌍의 메모리 억세스 소자로 구성된다. 비교 동작에서, 비교 수단은 한 쌍의 탐색 라인에 실어지는 한 쌍의 상보 탐색 비트와 메모리에 저장된 한 쌍의 상보 데이터 비트 사이의 비정합동안 정합 라인을 방전 라인에 결합시킨다. 기록 또는 판독 동작에서, 상기 한 쌍의 억세스 소자는 저장 캐패시터를 한 쌍의 비트 라인에 결합시키는 워드 라인에 의해 활성화된다. '0' 또는 '1'의 데이터 비트는 두 개의 저장 캐패시터가 상보 전하를 가질 때 저장된다. 두 캐패시터가 방전될 때 "don't care" 상태가 저장된다.

3. 发明授权

KR101041288B1 다중 외부 전원을 갖는 비휘발성 반도체 메모리 有权
标题翻译：具有多个外部电源的非易失性半导体存储器
公开(公告)号：KR101041288B1
公开(公告)日：2011-06-14
申请号：KR1020097016234
申请日：2008-02-12
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 김,진기 , 길링햄,피터
IPC分类号： G11C16/02 , G11C16/30 , G11C16/14 , G11C5/14
CPC分类号： G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
摘要： 메모리 장치는 데이터를 저장하는 플래시 메모리 등의 코어 메모리를 포함한다. 메모리 장치는 플래시 메모리에 전원을 인가하기 위해 사용되는 제1 전압을 수신하는 제1 전원 입력을 포함한다. 또한, 메모리 장치는 제2 전압을 수신하는 제2 전원 입력을 포함한다. 메모리 장치는 제2 전압을 수신하여, 하나 이상의 내부 전압을 인출하는 전원 관리 회로를 포함한다. 전원 관리 회로는 플래시 메모리에 내부 전압을 공급하거나 전달한다. 전원 관리 회로(예를 들면, 전압 컨버터 회로)에 의해 생성되어 코어 메모리에 공급된 다른 내부 전압은 코어 메모리의 셀에 대해 판독/프로그램/소거 등의 동작을 가능하게 한다.

4. 发明授权

KR100718902B1 정합라인 감지 회로 및 방법 失效
标题翻译：匹配线检测电路和方法
公开(公告)号：KR100718902B1
公开(公告)日：2007-05-17
申请号：KR1020027014623
申请日：2001-05-01
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 마,스탠리,제-천 , 마,피터,피. , 라인스,발레리에 , 길링햄,피터 , 맥켄지,로버트 , 아메드,압둘라
IPC分类号： G11C15/00
CPC分类号： G11C7/06 , G11C15/04 , G11C15/043
摘要： A matchline sense circuit for detecting a rising voltage on a matchline of a CAM array is disclosed. the circuit initially precharges a matchline to ground before turning on a current source to supply current to the matchline and raise the voltage of the matchline. A reference matchline sense circuit generates a self-timed control signal to keep the current supply turned on for a predetermined duration of time. Sensed data on the matchlines are latched after the current source is turned off and the matchlines are precharged to ground. Because the matchline sense circuit of the present invention precharges the matchlines to ground instead of the supply voltage, VDD, less power is consumed. By sensing the rise of the matchline voltage to an n-channel transistor threshold potential, the matchline sensing operation speed is increased.

5. 发明公开

KR1020030014210A 정합라인 감지 회로 및 방법 失效
标题翻译： 정합라인감지회로및방법
公开(公告)号：KR1020030014210A
公开(公告)日：2003-02-15
申请号：KR1020027014623
申请日：2001-05-01
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 마,스탠리,제-천 , 마,피터,피. , 라인스,발레리에 , 길링햄,피터 , 맥켄지,로버트 , 아메드,압둘라
IPC分类号： G11C15/00
CPC分类号： G11C7/06 , G11C15/04 , G11C15/043
摘要： CAM 어레이의 정합라인에서 상승 전압을 검출하기 위한 정합라인 감지 회로가 개시되며, 이 회로는 전류를 정합라인에 공급하고 정합라인의 전압을 상승시키기 위하여 전류 소스를 턴 온(turn on)하기 전에 정합라인을 먼저 그라운드(ground)로 프리챠지한다. 전류 전원이 미리 정해진 시간동안 턴 온 상태가 유지되도록 레퍼런스 정합라인 감지 회로가 자기-시간(self-timed) 제어 신호를 발생시킨다. 전류 소스가 턴 오프되고 정합라인이 그라운드로 프리챠지 된 후에 정합라인에서 감지된 데이터가 래치된다(latched). 본 발명의 정합라인 감지 회로가 정합라인을 전원 전압, VDD, 대신에 그라운드로 프리챠지하기 때문에 더 적은 전력이 소모된다. 하나의 n 채널 트랜지스터 임계 전위까지의 정합라인 전압의 상승을 감지함에 의해, 정합라인 감지 동작 속도가 증가된다.
摘要翻译：公开了用于检测CAM阵列的匹配线上的上升电压的匹配线感测电路。在开启电流源以向匹配线提供电流并提高匹配线的电压之前，该电路首先将匹配线预充电至地。参考匹配线检测电路产生自定时控制信号以保持电流源接通预定的持续时间。在关闭电流源并将匹配线预充至地之后，锁存匹配线上的感测数据。因为本发明的匹配线检测电路将匹配线预充电至地电位而不是电源电压VDD，所以消耗较少的功率。通过检测匹配电压到n沟道晶体管阈值电位的上升，匹配线检测操作速度增加。

6. 发明授权

KR101266206B1 다중 외부 전원을 갖는 비휘발성 반도체 메모리 有权
标题翻译：具有多个外部电源的非易失性半导体存储器
公开(公告)号：KR101266206B1
公开(公告)日：2013-05-22
申请号：KR1020097022734
申请日：2008-02-12
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 김,진기 , 길링햄,피터
IPC分类号： G11C16/02
CPC分类号： G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
摘要： 메모리장치는데이터를저장하는플래시메모리등의코어메모리를포함한다. 메모리장치는플래시메모리에전원을인가하기위해사용되는제1 전압을수신하는제1 전원입력을포함한다. 또한, 메모리장치는제2 전압을수신하는제2 전원입력을포함한다. 메모리장치는제2 전압을수신하여, 하나이상의내부전압을인출하는전원관리회로를포함한다. 전원관리회로는플래시메모리에내부전압을공급하거나전달한다. 전원관리회로(예를들면, 전압컨버터회로)에의해생성되어코어메모리에공급된다른내부전압은코어메모리의셀에대해판독/프로그램/소거등의동작을가능하게한다.

7. 发明公开

KR1020130007602A 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법 无效
标题翻译：具有偏移堆叠的多芯片封装及其制造方法
公开(公告)号：KR1020130007602A
公开(公告)日：2013-01-18
申请号：KR1020127026510
申请日：2011-03-08
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 길링햄,피터
IPC分类号： H01L23/12 , H01L23/50
CPC分类号： H01L21/82 , H01L23/3128 , H01L23/49816 , H01L24/06 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/92 , H01L25/0657 , H01L25/50 , H01L2224/04042 , H01L2224/05553 , H01L2224/05554 , H01L2224/06155 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/49175 , H01L2224/49433 , H01L2224/73265 , H01L2224/85399 , H01L2224/92247 , H01L2225/0651 , H01L2225/06562 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/014 , H01L2924/14 , H01L2924/1434 , H01L2924/1438 , H01L2924/15311 , H01L2924/181 , H01L2224/05599 , H01L2924/00 , H01L2224/48145 , H01L2924/00012 , H01L2224/45099
摘要： 반도체 장치는, 기판에 장착되는 복수의 스택된 반도체 다이스를 갖는다. 각각의 다이는 유사한 치수들을 갖는다. 각각의 다이는 다이의 접합 에지를 따라 배열된 복수의 제1 접합 패드들을 갖는다. 제1 그룹의 다이스는 제1 방향으로 배향된 접합 에지로 기판에 장착된다. 제2 그룹의 다이스는 제1 방향에 대향하는 제2 방향으로 배향된 접합 에지로 기판에 장착된다. 각각의 다이는, 각각의 다이의 접합 패드들이 기판에 수직한 방향으로 기판과 나머지 다이스의 임의의 부분 사이에 배치되지 않도록, 개별적인 측면 오프셋 거리만큼 나머지 다이스에 대해 제2 방향으로 측면으로 오프셋된다. 복수의 접합 와이어들은 접합 패드들을 기판에 연결한다. 반도체 장치를 제조하는 방법이 또한 개시된다.

8. 发明授权

KR101374417B1 동기 메모리 판독 데이터 캡쳐 有权
标题翻译：同步存储器读取数据捕获
公开(公告)号：KR101374417B1
公开(公告)日：2014-03-17
申请号：KR1020097000102
申请日：2007-05-07
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 길링햄,피터 , 맥켄지,로버트
IPC分类号： G11C11/409 , G11C11/407 , G11C11/4076
CPC分类号： G06F13/4243 , G11C7/1066 , G11C29/50012 , G11C2207/2254
摘要： 단일 판독 동작에서 DQS 인에이블 신호의 최적 타이밍을 결정하는 스냅-샷 데이터 트레이닝(snap-shot data training) 방법이 제공된다. 이것은, 먼저 메모리에 그레이 코드 카운트 시퀀스를 기록하고, 그런 다음 이것을 다시 단일 버스트로 판독함으로써 달성된다. 제어기는, 루프-어라운드(loop-around) 지연을 결정하기 위해 명령이 내려졌던 시간으로부터 정해진 간격에서 판독된 버스트를 샘플링한다. 간단한 진리테이블 룩업은 정상 판독을 위한 최적의 DQS 인에이블 타이밍을 결정한다. 유리하게, 정상 판독 동작 동안에, 인에이블된 DQS 신호의 제 1 포지티브 에지가, 명령이 내려질 때마다 인에이블되는 카운터를 샘플링하는데 사용된다. 만약 카운터, 타이밍 드리프트가 발생했음을 지시하는 변화를 샘플링한다면, DQS 인에이블 신호는 그러한 드리프트를 보상하고 DQS 프리엠블에 중심을 둔 위치를 유지하도록 조정될 수 있다. 이러한 기술은, 전원 공급시 DQS 인에이블 타이밍을 결정하기 위해 반복된 접근법을 사용하는 시스템에도 응용될 수 있다. 본 발명의 다른 실시예는, 카운터의 DQS 래치된 샘플을 기초로 한, 간단하고 낮은 지연시간의 클록 도메인 교차 회로이다.

9. 发明公开

KR1020120134104A 복수의 메모리 다이 및 컨트롤러 다이를 갖는 반도체 메모리 장치 无效
标题翻译：具有多个存储器和控制器的半导体存储器件
公开(公告)号：KR1020120134104A
公开(公告)日：2012-12-11
申请号：KR1020127019794
申请日：2011-02-07
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 길링햄,피터
IPC分类号： G11C11/409 , G11C7/10
CPC分类号： G06F13/4234 , G06F1/3203 , G06F1/3237 , G06F1/3253 , G06F1/3275 , G06F1/3287 , G06F13/1689 , G11C7/1072 , H01L24/48 , H01L25/0657 , H01L2224/48145 , H01L2224/48227 , H01L2225/06506 , H01L2225/0651 , H01L2225/06555 , H01L2225/06562 , H01L2924/00014 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D10/17 , Y02D10/171 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2924/00012
摘要： 본 발명은 복수의 메모리 다이 및 컨트롤러 다이를 포함하는 반도체 메모리 장치에 관한 것이다. 상기 컨트롤러 다이는 내부 컨트롤 버스에 연결된다. 상기 컨트롤러 다이는 외부 읽기 명령에 응답하는 내부 읽기 명령을 상기 메모리 다이 중 선택된 메모리 다이에 제공하도록 구성한다. 상기 선택된 메모리 다이는 상기 내부 읽기 명령에 응답하여 상기 컨트롤러에 읽기 데이터를 제공하도록 구성되며, 상기 외부 읽기 명령의 상기 컨트롤러 다이에 의한 수신과 상기 선택된 메모리 다이로부터 상기 읽기 데이터의 수신 사이의 레이턴시는, 상기 메모리 다이 중 적어도 2개에 대해 상기 선택된 메모리 다이로서 선택될 경우 상이하다.

10. 发明公开

KR1020090130093A 다중 외부 전원을 갖는 비휘발성 반도체 메모리 有权
标题翻译： 다중외부전원을갖갖는비휘발성반도체메모리
公开(公告)号：KR1020090130093A
公开(公告)日：2009-12-17
申请号：KR1020097022734
申请日：2008-02-12
申请人： 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드
发明人： 김,진기 , 길링햄,피터
IPC分类号： G11C16/02
CPC分类号： G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
摘要： A memory device includes core memory such as flash memory for storing data. The memory device includes a first power input to receive a first voltage used to power the flash memory. Additionally, the memory device includes a second power input to receive a second voltage. The memory device includes power management circuitry configured to receive the second voltage and derive one or more internal voltages. The power management circuitry supplies or conveys the internal voltages to the flash memory. The different internal voltages generated by the power management circuitry (e.g., voltage converter circuit) and supplied to the core memory enable operations such as read/program/erase with respect to cells in the core memory.
摘要翻译：存储设备包括用于存储数据的诸如闪存的核心存储器。存储器装置包括第一电力输入端以接收用于给闪存供电的第一电压。另外，存储器装置包括接收第二电压的第二电力输入。存储器装置包括电力管理电路，其被配置为接收第二电压并且导出一个或多个内部电压。电源管理电路向闪存提供或传送内部电压。由功率管理电路（例如，电压转换器电路）产生并提供给核心存储器的不同内部电压使得能够执行诸如关于核心存储器中的单元的读取/编程/擦除的操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式