专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101908741B1 자기전기 메모리 有权
公开(公告)号：KR101908741B1
公开(公告)日：2018-10-16
申请号：KR1020137001301
申请日：2011-06-16
申请人： 쌍뜨르 나시오날 드 라 르셰르쉬 시앙띠피끄 , 에꼴 상트랄 드 릴
发明人： 티에르셀린,니콜라스 , 듀쉬,야니크 , 페르노드,필립자크 , 프레오브라젠스키,블라디미르
IPC分类号： G11C11/15
CPC分类号： G11C11/14 , G11C11/16 , G11C11/161 , G11C11/165 , G11C11/1675 , G11C11/2275 , G11C11/5607 , H01L27/20
摘要： 자화가안정적인 2개의균형방향(P, P)을갖되이들방향은서로반대되지않는자기소자(ELM); 상기자기소자에기계적으로결합되는압전또는전기변형기판(SP); 및상기기판이자기변형결합에의해상기자기소자의자화상태의변환을유도할수 있는비등방성기계적응력을상기자기소자에인가하도록압전또는전기변형기판에전기장을인가하기위해배열되는적어도제1 전극(EL) 및제2 전극(EL)을포함하는자기전기메모리소자. 이런메모리소자를포함하는메모리셀. 이런메모리셀을복수개포함하는직접액세스비휘발성메모리및 프로그래머블논리회로.

2. 发明公开

KR1020140045792A 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치 审中-实审
标题翻译：具有根据温度进行识别读取和写入操作的半导体存储器件
公开(公告)号：KR1020140045792A
公开(公告)日：2014-04-17
申请号：KR1020120111982
申请日：2012-10-09
申请人： 삼성전자주식회사
发明人： 김진현 , 김도근
IPC分类号： G11C7/10 , G11C7/22 , G11C11/16
CPC分类号： G11C11/1673 , G11C7/04 , G11C11/165 , G11C11/1655 , G11C11/1659 , G11C11/1675 , G11C11/1695 , G11C13/0007 , G11C13/004
摘要： Disclosed is a semiconductor device having a differentiated read operation and write operation depending on temperatures. The semiconductor memory device comprises a memory cell array in which columns and rows of magnetic memory cells connected to a bit line and a source line are arranged in a plurality of matrix forms; and a temperature sensing unit which generates a temperature sensing signal by detecting a temperature of the memory cell array. A memory controller, constituting a memory system together with the semiconductor memory device, can differentially control the read and write operations of the semiconductor memory device according to the temperature sensing signal of the temperature sensing unit.
摘要翻译：公开了具有根据温度的差分读取操作和写入操作的半导体器件。半导体存储器件包括存储单元阵列，其中连接到位线和源极线的磁存储单元的列和行排列成多个矩阵形式; 以及温度检测单元，其通过检测存储单元阵列的温度来产生温度感测信号。与半导体存储器件一起构成存储器系统的存储器控制器可以根据温度感测单元的温度感测信号差分地控制半导体存储器件的读取和写入操作。

3. 发明公开

KR1020140008745A 자기 메모리 장치 无效
标题翻译：磁力随机存取存储器
公开(公告)号：KR1020140008745A
公开(公告)日：2014-01-22
申请号：KR1020120075744
申请日：2012-07-11
申请人： 삼성전자주식회사
发明人： 김찬경 , 차수호 , 강동석 , 박철우 , 손동현 , 이윤상 , 김혜진
IPC分类号： G11C11/15
CPC分类号： G11C11/165 , G11C5/025 , G11C5/04 , G11C7/1009 , G11C7/1054 , G11C7/1057 , G11C7/1081 , G11C7/222 , G11C11/161 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C11/5607 , G11C13/047 , G11C29/022 , G11C29/028 , G11C29/50008
摘要： The present invention relates to a memory module and a memory system including a magnetic random access memory. The magnetic random access memory (MRAM) includes magnetic memory cells which are converted between the states along with a magnetization direction and an interface unit for providing various interface functions. The memory module includes a module board, one or more MRAM chips mounted on the module board, and a buffer chip for managing the operation of the MRAM chip mounted on the module board. The memory system includes a memory controller communicating with the MRAM and transmits and receives an electricity-light conversion signal or a light-electricity conversion signal using an optical connecting device connected between the MRAM and the memory controller.
摘要翻译：本发明涉及一种存储器模块和包括磁性随机存取存储器的存储器系统。磁性随机存取存储器（MRAM）包括磁化存储单元，其在状态与磁化方向之间转换，以及用于提供各种接口功能的接口单元。存储器模块包括模块板，安装在模块板上的一个或多个MRAM芯片和用于管理安装在模块板上的MRAM芯片的操作的缓冲芯片。存储器系统包括与MRAM通信的存储器控制器，并且使用连接在MRAM和存储器控制器之间的光学连接装置来发送和接收电光转换信号或光电转换信号。

4. 发明公开

KR1020130072256A 균일한 패턴을 갖는 자기 랜덤 액세스 메모리(MRAM) 레이아웃 有权
标题翻译：具有均匀图案的磁性随机存取存储器（MRAM）布局
公开(公告)号：KR1020130072256A
公开(公告)日：2013-07-01
申请号：KR1020137011838
申请日：2011-10-10
申请人： 퀄컴 인코포레이티드
发明人： 이,강호 , 김,태현 , 리,시아 , 김,정필 , 강,승에이치.
IPC分类号： G11C5/02 , G11C11/15
CPC分类号： G11C5/025 , G11C5/08 , G11C11/165 , H01L27/0207 , Y10T29/49117
摘要： 큰 스케일의 메모리 어레이는, 활성 비트 셀들 및 균일하게 사이징된 더미 비트 셀들의 균일한 패턴을 포함한다. 큰 스케일의 메모리 어레이 내의 서브-어레이들은 더미 비트 셀들에 의해 분리된다. 큰 스케일의 어레이에 걸쳐 균일한 패턴을 손상시키지 않고 신호 분산 회로가 더미 비트 셀들과 동일한 풋프린트를 점유하도록, 신호 분산 회로는 더미 비트 셀들의 폭 또는 높이에 대응하는 폭 또는 높이로 형성된다. 패턴 로딩 영향들을 추가로 감소시키기 위해, 표준 사이즈의 비트 셀들과 유사한 사이즈 또는 그보다 큰 사이즈의 엣지 더미 셀들이 큰 스케일의 어레이의 엣지 주위에 배치될 수 있다.

5. 发明公开

KR1020120105112A 비휘발성 메모리 소자 및 이의 제조 방법 失效
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：KR1020120105112A
公开(公告)日：2012-09-25
申请号：KR1020110022695
申请日：2011-03-15
申请人： 심재훈
发明人： 심재훈
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/228 , G11C5/063 , G11C11/1659 , G11C13/0004 , G11C13/0007 , G11C13/0023 , G11C2213/79 , G11C2213/82 , H01L27/2436 , G11C11/165 , H01L27/2463
摘要： PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to form a highly integrated memory cell by forming the memory cell on the location lower than a word line and a bit line. CONSTITUTION: A source terminal a transistor is electrically connected to a source line(SL). A gate terminal is electrically connected to a word line(WL1) through a word line contact point(110). A drain terminal is connected to one end of a memory device(140). The other end of the memory device is electrically connected to a bit line(BL0) through a bit line contact point(120). A gate terminal of the transistor is formed into a gate oxide contacting the word line contact point. The word line contact point is placed on the bottom of the word line. The bit line contact point is placed on the bottom of the bit line.
摘要翻译：目的：提供非易失性存储器件及其制造方法，以通过在低于字线和位线的位置形成存储单元来形成高度集成的存储单元。构成：源极端子晶体管电连接到源极线（SL）。栅极端子通过字线接触点（110）电连接到字线（WL1）。漏极端子连接到存储器件（140）的一端。存储器件的另一端通过位线接触点（120）电连接到位线（BL0）。晶体管的栅极端子形成为与字线接触点接触的栅极氧化物。字线接触点放置在字线的底部。位线接触点位于位线的底部。

6. 发明公开

KR1020150126177A 동작 전류가 감소된 메모리 장치 审中-实审
标题翻译：具有降低工作电流的存储器件
公开(公告)号：KR1020150126177A
公开(公告)日：2015-11-11
申请号：KR1020140053449
申请日：2014-05-02
申请人： 삼성전자주식회사
发明人： 박현국
IPC分类号： G11C16/24 , G11C16/26
CPC分类号： G11C5/06 , G11C7/12 , G11C7/18 , G11C11/165 , G11C11/1655 , G11C11/1673 , G11C11/1675 , G11C11/4094 , G11C11/4097 , G11C11/4099 , G11C13/0002 , G11C13/0004 , G11C13/0021 , G11C13/0026 , G11C13/004 , G11C13/0069 , G11C2013/0092 , G11C2213/71
摘要： 동작전류가감소된메모리장치가제공된다. 상기메모리장치는제1 메모리셀과전기적으로연결된제1 로컬비트라인; 상기제1 로컬비트라인과전기적으로연결된제1 글로벌비트라인; 제2 메모리셀과전기적으로연결된제2 로컬비트라인; 및상기제2 로컬비트라인과전기적으로연결된제2 글로벌비트라인을포함하고, 상기제1 글로벌비트라인에전하를제1 충전하고, 상기제1 글로벌비트라인과상기제2 글로벌비트라인은상기제1 충전된전하를공유하고, 상기제2 글로벌비트라인에상기전하를제2 충전하는것을포함한다.
摘要翻译：提供具有降低的工作电流的存储器件。存储器件包括电连接到第一存储器单元的第一局部位线; 电连接到第一局部位线的第一全局位线; 电连接到第二存储单元的第二局部位线; 以及电连接到第二局部位线的第二全局位线。第一个全局位线由第一个充电过程充电。第一个全局位线和第二个全局位线共享由第一个充电过程产生的电荷。第二个全局位线通过第二个充电过程对这些充电进行充电。

7. 发明公开

KR1020150054942A 기준 셀 보수 체계 审中-实审
标题翻译：参考细胞修复方案
公开(公告)号：KR1020150054942A
公开(公告)日：2015-05-20
申请号：KR1020157009094
申请日：2013-09-13
申请人： 퀄컴 인코포레이티드
发明人： 김,정필 , 김,태현 , 김,성률
IPC分类号： G11C29/00 , G11C11/16
CPC分类号： G11C11/16 , G11C11/165 , G11C11/1673 , G11C29/787 , G11C29/832
摘要： 자기랜덤액세스메모리(MRAM)에서, 기준비트셀들의수많은어레이들은, 이들의각각의비트라인들을병합된기준노드에결합시킴으로써함께결합된다. 각각의기준비트라인들과, 병합된기준노드사이에결합된패스게이트회로소자는, 기준비트라인들중 하나또는그 초과의것을병합된기준노드에선택적으로결합하고그리고병합된기준노드로부터선택적으로결합해제하도록구성된다. 패스게이트회로소자는패스게이트회로소자에결합된 OTP(one-time programmable) 디바이스들을프로그래밍함으로써제어가능하다. OTP(one-time programmable) 디바이스들은, 결함있는기준비트셀들의어레이들을병합된기준노드로부터결합해제하고또는기준노드로의커플링을위해서기준비트셀들의리던던트어레이들간에선택하도록프로그래밍될수 있다.

8. 发明公开

KR1020140107478A 스핀-토크 MRAM의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법 审中-实审
标题翻译：用于旋转扭矩MRAM位线和电源线电压调节的电路和方法
公开(公告)号：KR1020140107478A
公开(公告)日：2014-09-04
申请号：KR1020147019835
申请日：2012-12-20
申请人： 에버스핀 테크놀러지스, 인크.
发明人： 알람셰드 , 안드레토마스
IPC分类号： G11C5/14
CPC分类号： G11C11/1675 , G11C11/16 , G11C11/165 , G11C11/1653 , G11C11/1673 , G11C11/1693
摘要： 스핀-토크 자기저항성 랜덤 액세스 메모리(ST-MRAM)의 소스 및 비트 라인들에 인가된 전압을 조절하기 위한 회로 및 방법은 워드 라인 트랜지스터들의 시간에 의존하는 유전 파괴 응력을 감소시킨다. 판독 또는 기록 동작 도중에, 오로지 선택된 비트 라인들 및 소스 라인들이 수행되고 있는 동작(기록 0, 기록 1, 및 판독)에 의존하여, 낮은 전압으로 풀-다운되고, 및/또는 높은 전압으로 풀-업된다. 선택되지 않은 비트 라인들 및 소스 라인들은, 별도로 시간이 정해진 신호들이 판독 및 기록 동작들 도중에 선택된 비트 라인들 및 소스 라인들을 풀-업 또는 풀-다운하는 전압으로 유지된다.

9. 发明公开

KR1020120114611A 자화성 저장 소자를 구비한 반도체 메모리 장치 및 그 구동방법 无效
标题翻译：具有磁记忆元件的半导体存储装置及其制造方法
公开(公告)号：KR1020120114611A
公开(公告)日：2012-10-17
申请号：KR1020110032227
申请日：2011-04-07
申请人： 에스케이하이닉스 주식회사
发明人： 이승연
IPC分类号： G11C11/15 , G11C16/24 , G11C7/18
CPC分类号： G11C11/165 , G11C5/063 , G11C11/1659 , G11C11/1673
摘要： PURPOSE: A semiconductor memory device including a magnetoresistive memory device is provided to improve area efficiency by laminating a first memory cell and a second memory cell. CONSTITUTION: A first bit line(BL) is upwardly arranged based on a source line. A second bit line(BLB) is downwardly arranged based on the source line. A first memory cell(110) is interposed between the source line and the first bit line. A second memory cell(120) is interposed between the source line and the second bit line and is symmetrical to the first memory cell.
摘要翻译：目的：提供一种包括磁阻存储器件的半导体存储器件，通过层叠第一存储单元和第二存储单元来提高面积效率。构成：基于源极线向上布置第一位线（BL）。第二位线（BLB）基于源极线向下布置。第一存储单元（110）插入在源极线和第一位线之间。第二存储单元（120）介于源极线和第二位线之间，并且与第一存储单元对称。

10. 发明公开

KR1020090133127A 스핀 전달 토크 자기저항 장치들을 사용하는 소프트웨어 프로그램가능 로직 有权
标题翻译：软件可编程逻辑使用旋转转矩磁阻器件
公开(公告)号：KR1020090133127A
公开(公告)日：2009-12-31
申请号：KR1020097022675
申请日：2008-03-31
申请人： 퀄컴 인코포레이티드
发明人： 추아-이오안,류지. , 노워크,매튜마이클 , 강,승에이치.
IPC分类号： G11C11/16 , H03K19/177
CPC分类号： H03K19/17748 , G11C11/161 , G11C11/165 , H03K19/17736 , H03K19/1778
摘要： Systems, circuits and methods for software programmable logic using Spin Transfer Torque Magnetoresistive Random Access Memory (STT-MRAM) technology are disclosed. Magnetic tunnel junction (MTJ) storage elements can be formed into input planes and output planes. The input planes and output planes can be coupled together to form complex arrays that allow for the realization of logic functions.
摘要翻译：公开了使用旋转转矩磁阻随机存取存储器（STT-MRAM）技术的软件可编程逻辑的系统，电路和方法。磁隧道结（MTJ）存储元件可以形成输入平面和输出平面。输入平面和输出平面可以耦合在一起，形成允许实现逻辑功能的复杂阵列。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式