专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101912372B1 ＥＣＣ 회로를 포함하는 반도체 장치 有权
公开(公告)号：KR101912372B1
公开(公告)日：2018-10-26
申请号：KR1020120070724
申请日：2012-06-29
申请人： 에스케이하이닉스 주식회사
发明人： 양형균 , 이형동 , 권용기 , 문영석
IPC分类号： G11C29/42
CPC分类号： G11C29/42 , G11C29/4401 , G11C29/787 , G11C2029/0409 , G11C2029/0411
摘要： 에러정정능력을향상시키는 ECC 회로를포함하는반도체장치를개시한다. 본발명의일 실시예에의한반도체장치는복수의뱅크및 상기각 뱅크내 리던던시영역을포함하는메모리영역및 상기메모리영역의에러발생어드레스를검출하고해당어드레스정보를이용하여상기리던던시영역의리던던시라인으로상기에러발생어드레스를대체함으로써상기메모리영역의결함을정정하는 ECC 영역을포함한다.

2. 发明授权

KR101877820B1 컬럼 리페어 회로 有权
公开(公告)号：KR101877820B1
公开(公告)日：2018-08-08
申请号：KR1020120056120
申请日：2012-05-25
申请人： 에스케이하이닉스 주식회사
发明人： 박낙규
IPC分类号： G11C29/00 , G11C29/04 , G11C29/18
CPC分类号： G11C29/808 , G11C17/16 , G11C17/18 , G11C29/787
摘要： 컬럼리페어회로는조합매트어드레스생성부및 적어도 2 이상의퓨즈부를포함한다. 상기조합매트어드레스생성부는매트어드레스를수신하여인접한상기매트어드레스값을조합하고상기조합결과의인접한값을다시조합하는방식으로적어도 1회이상의조합단계를거치며, 수신한상기매트어드레스및 상기각 조합단계의상기조합결과를각 단계의조합매트어드레스로출력한다. 상기각각의퓨즈부는컬럼어드레스의각 비트에대하여상기조합매트어드레스에대응되는복수의퓨즈를포함하고, 상기조합매트어드레스에대응되는상기퓨즈의커팅여부에따라해당컬럼이리던던시컬럼으로대체된다. 이때상기각각의퓨즈부는어느하나의단계에서출력되는상기조합매트어드레스를각각수신한다.

3. 发明公开

KR20180033670A 반도체 메모리 장치 및 그의 동작 방법 审中-公开
标题翻译：半导体存储器装置及其操作方法
公开(公告)号：KR20180033670A
公开(公告)日：2018-04-04
申请号：KR20160122922
申请日：2016-09-26
IPC分类号： G11C29/00
CPC分类号： G11C29/787 , G11C7/10 , G11C7/12 , G11C7/22 , G11C8/10
摘要： 본발명은반도체메모리장치에관한것으로, 노멀셀들및 상기노멀셀들중 리페어대상셀들과대체된리던던시셀들이구비된메모리어레이영역; 상기리페어대상셀들의리페어어드레스를프로그램하는퓨즈셀들을구비하고, 부트업신호에응답하여상기퓨즈셀들에프로그램된상기리페어어드레스및 상기리페어어드레스가유효한지를알려주는퓨즈인에이블신호를포함하는퓨즈데이터를출력하는퓨즈회로; 상기퓨즈회로로부터출력되는상기퓨즈데이터를저장하기위한 N 개의래치회로를포함하며, 상기 N 개의래치회로각각은저장된상기퓨즈인에이블신호와, 상기리페어어드레스와외부입력어드레스의비교결과에따라 N 개의퓨즈라인중 할당된퓨즈라인을구동하는퓨즈정보저장부; 및상기 N 개의퓨즈라인의신호를인코딩하여리페어활성화신호와, M 비트 (M은 N 보다작은양의정수) 리페어제어신호를생성하고, 상기리페어활성화신호에따라상기 M 비트리페어제어신호를상기입력어드레스의일부비트에맵핑시켜다수개의어드레스라인으로출력하는리페어제어부를포함할수 있다.
摘要翻译：一种半导体存储器件包括：存储器阵列区域，包括正常存储器单元和冗余存储器单元; 熔丝电路，包括用于编程修复地址的熔丝单元，响应于引导信号输出包括编程的修复地址和熔丝使能信号的熔丝数据; 包括用于存储熔丝数据的N个锁存器电路的熔丝信息存储器，其中N个锁存器电路中的每一个基于熔丝使能信号和相应的修复地址与输入地址的比较结果来驱动从N个熔丝线分配的熔丝线; 以及修复控制电路，其基于所述N根熔丝线的信号生成修复激活信号和M位修复控制信号，并且通过选择性地将所述M位修复控制信号映射到多个地址线到输入地址的某些位，基于修复激活信号。

4. 发明公开

KR1020170030766A 퓨즈 테스트 모드 검출 장치 审中-实审
标题翻译：保险丝测试模式检测装置
公开(公告)号：KR1020170030766A
公开(公告)日：2017-03-20
申请号：KR1020150128083
申请日：2015-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 문홍기
IPC分类号： G01R31/317 , G01R31/26
CPC分类号： G11C7/22 , G11C7/1018 , G11C29/027 , G11C29/46 , G11C29/787
摘要： 본발명은퓨즈테스트모드검출장치에관한것으로, 퓨즈의테스트모드검출효율을개선할수 있도록하는기술이다. 이러한본 발명은부트업동작시복수의퓨즈를스캔하여퓨즈데이터를출력하는퓨즈부, 클록에대응하여퓨즈데이터를카운팅하는카운터, 카운터의출력에대응하여퓨즈테스트모드를제어하기위한디코딩신호를출력하는디코딩부, 디코딩부의출력을인코딩하여코드신호를출력하는인코더및 퓨즈데이터와코드신호를비교하여비교신호를출력하는비교기를포함한다.
摘要翻译：本发明涉及一种熔断器测试模式检测装置，并且是用于改善熔断器的测试模式检测效率的技术。本发明是响应于所述计数器的输出，用于由启动操作期间扫描多个熔丝响应于熔丝单元，所述时钟计数熔丝数据到输出的熔丝数据计数器输出用于控制熔丝的测试模式的解码信号编码器，用于对解码单元的输出进行编码并输出编码信号;以及比较器，用于将编码信号与熔丝数据进行比较并输出比较信号。

5. 发明授权

KR101672387B1 리던던시 회로 有权
标题翻译：冗余电路
公开(公告)号：KR101672387B1
公开(公告)日：2016-11-03
申请号：KR1020100099245
申请日：2010-10-12
申请人： 에스케이하이닉스 주식회사
发明人： 오흥택
IPC分类号： G11C29/04 , G11C29/18 , G11C17/16 , G11C29/00 , H03K19/003 , G11C29/02
CPC分类号： H03K19/00392 , G11C17/16 , G11C29/787
摘要： 본발명에따른리던던시회로는, 다수의블럭어드레스라인; 상기다수의블럭어드레스라인중 자신이대응되는라인이활성화되면확인전압이공급되는다수의제1로컬라인; 상기다수의제1로컬라인에대응되는제1퓨즈어레이; 상기다수의블록어드레스라인중 자신이대응되는라인이활성화되면상기확인전압이공급되는다수의제2로컬라인; 상기다수의제2로컬라인에대응되는제2퓨즈어레이; 및상기제1퓨즈어레이와상기제2퓨즈어레이의데이터를확인하기위한다수의확인라인을포함하고, 상기다수의확인라인은상기제1퓨즈어레이와상기제2퓨즈어레이에의해공유되고상기제1퓨즈어레이와상기제2퓨즈어레이사이에배치된다.
摘要翻译：冗余电路包括多个块地址线，存储第一数据的第一熔丝阵列，多个第一本地线，其被配置为响应于所述第一熔丝阵列中的相应线的信号向第一熔丝阵列提供验证电压块地址线，存储第二数据的第二熔丝阵列，多个第二本地线，被配置为响应于所述多个块地址线中的对应线的信号而将验证电压提供给所述第二熔丝阵列，以及多个被配置为检查第一熔丝阵列的第一数据和第二熔丝阵列的第二数据的验证线，其中多个验证线由第一熔丝阵列和第二熔丝阵列共享，并且设置在第一熔丝阵列和第二保险丝阵列。

6. 发明公开

KR1020160074914A 리던던시 회로를 포함하는 반도체 메모리 장치 审中-实审
标题翻译：具有冗余电路的半导体存储器件
公开(公告)号：KR1020160074914A
公开(公告)日：2016-06-29
申请号：KR1020140183878
申请日：2014-12-19
申请人： 에스케이하이닉스 주식회사
发明人： 이성엽 , 지성수
IPC分类号： G11C29/00 , G11C29/02 , G11C5/14 , G11C7/20 , G11C11/4072 , G11C29/18 , G11C29/24
CPC分类号： G11C29/78 , G11C17/16 , G11C17/18 , G11C29/04 , G11C29/765 , G11C29/785 , G11C29/808 , G11C2029/4402 , G11C29/787 , G11C5/145 , G11C7/20 , G11C11/4072 , G11C29/027 , G11C29/18 , G11C29/24
摘要： 부트-업동작시결함어드레스정보및 매트정보를저장하기위한저장부; 상기저장부및 제1전원사이에연결되며, 제1데이터라인으로전달된상기결함어드레스정보및 제2데이터라인으로전달된상기매트정보에응답하여상기저장부및 상기제1전원사이에전류경로를형성하되, 노멀동작시상기저장부와상기제1전원사이의전류경로를차단하는구동제어부;및노멀동작시상기저장부에저장된상기결함어드레스정보를출력하기위한출력부를포함하는퓨즈회로가제공되며, 노멀동작시퓨즈데이터의프로그래밍여부를저장하는래치부와데이터라인사이에전류경로가형성되지않도록차단함으로써, 부트-업동작시래치된데이터가변경되지않도록제어할수 있다.
摘要翻译：提供一种熔丝电路，包括：存储单元，被配置为在执行启动操作时存储缺陷地址信息和垫信息; 连接在存储单元和第一电源之间的驱动控制单元响应于经由第一数据线传送的缺陷地址信息和通过第一数据传送的垫信息形成存储单元和第一电源之间的电流路径第二数据线，并且当执行正常操作时，阻塞存储单元与第一电源之间的电流路径; 以及输出单元，其被配置为当执行正常操作时输出存储在存储单元中的缺陷地址信息。因此，存储了其中是否已经编程了熔丝数据的锁存单元，并且数据线被阻塞，使得在正常操作期间它们之间的电流路径不被形成，从而使得能够进行控制，使得在引导期间锁存的数据 -up操作没有改变。

7. 发明公开

KR1020160074211A 포스트 패키지 리페어 장치 审中-实审
标题翻译：后封装维修设备
公开(公告)号：KR1020160074211A
公开(公告)日：2016-06-28
申请号：KR1020140183247
申请日：2014-12-18
申请人： 에스케이하이닉스 주식회사
发明人： 노영규
IPC分类号： G11C29/44 , G11C29/00 , G11C29/02
CPC分类号： G11C29/78 , G11C17/16 , G11C17/18 , G11C29/44 , G11C29/003 , G11C29/027 , G11C29/787 , G11C29/812 , G11C2029/4402
摘要： 본발명은포스트패키지리페어장치에관한것으로, 포스트패키지리페어용퓨즈의리소스(Resource) 정보를외부로출력할수 있도록하는기술이다. 이러한본 발명은패일어드레스를저장하기위한퓨즈어레이를포함하는 ARE 어레이부, 포스트패키지리페어동작시퓨즈어레이를스캔하여퓨즈리소스정보를출력하는부트업제어부, 퓨즈리소스정보를저장하고퓨즈의사용가능여부를나타내는리소스신호를출력하는리소스검출부및 리소스검출부로부터의리소스신호에대응하여 ARE 어레이부의럽처동작을제어하는럽처제어부를포함한다.
摘要翻译：本发明涉及一种后包装修理装置，更具体地说，涉及一种能够将用于邮包维修的保险丝的资源信息输出到外部的技术。根据本发明的邮包修复装置包括：ARE阵列单元，其包括被配置为存储失败地址的熔丝阵列; 启动控制单元，其扫描熔丝阵列，并在后封装修复操作期间输出熔丝资源信息; 资源检测单元，其存储熔丝资源信息，并输出表示熔丝是否可用的资源信号; 以及破坏控制单元，其响应于来自所述资源检测单元的资源信号来控制所述ARE阵列单元的断裂操作。

8. 发明公开

KR1020160072564A 멀티 프로그램을 수행하는 오티피 메모리, 및 이를 포함하는 반도체 메모리 장치 审中-实审
标题翻译：可执行多编程的OTP存储器和包括其中的半导体存储器件
公开(公告)号：KR1020160072564A
公开(公告)日：2016-06-23
申请号：KR1020140180357
申请日：2014-12-15
申请人： 삼성전자주식회사
发明人： 하민열
IPC分类号： G11C17/16 , G11C29/00 , G11C5/14 , G11C7/12 , G11C8/08 , G11C7/06
CPC分类号： G11C17/18 , G11C17/16 , G11C29/785 , G11C17/165 , G11C5/147 , G11C7/06 , G11C7/12 , G11C8/08 , G11C29/787
摘要： 프로그램된일부퓨즈블록들에대해서보호영역으로설정가능한오티피셀 어레이의프로그램방법및 이를포함하는반도체메모리장치가개시된다. 오티피메모리는한번에두 개이상의퓨즈셀들이프로그램되는복수의퓨즈셀들을포함하고, 프로그램모드에서상기퓨즈셀들각각을통해흐르는전류가증가하여일정한값이되면상기퓨즈셀들각각을통해흐르는전류를차단한다. 따라서, 오티피메모리및 이를포함하는반도체메모리장치는전체프로그램시간이짧고, 칩사이즈를적게차지한다.
摘要翻译：根据本发明，公开了一种用于将能够将编程的熔丝块的一部分设置为保护区域的一次性密码（OTP）单元阵列的编程方法，以及包括其的半导体存储器件。 OTP存储器包括多个熔丝单元，其中一次编程多于两个的熔丝单元。当以编程模式流过每个熔丝单元的电流增加并达到恒定值时，流过每个熔丝单元的电流被阻断。因此，OTP存储器和包括该OTP存储器的半导体存储器件实现短的总编程时间并占据较小的芯片面积。

9. 发明公开

KR1020150096305A 가변 트림 파라미터들을 갖는 메모리 디바이스 有权
标题翻译：具有可变TRIM参数的存储器件
公开(公告)号：KR1020150096305A
公开(公告)日：2015-08-24
申请号：KR1020140167192
申请日：2014-11-27
申请人： 소니 세미컨덕터 솔루션즈 가부시키가이샤
发明人： 기타가와마코토 , 구니히로다카후미 , 오츠카와타루 , 쯔시마도모히토
IPC分类号： G11C29/02 , G11C29/00 , G06F3/06 , G11C5/14 , G11C16/34 , G11C17/16
CPC分类号： G06F3/0613 , G06F3/0616 , G06F3/0619 , G06F3/0625 , G06F3/0632 , G06F3/0634 , G06F3/0679 , G06F3/0688 , G11C11/16 , G11C13/00 , G11C16/14 , G11C16/20 , G11C16/26 , G11C17/16 , G11C17/18 , G11C29/12 , G11C29/28 , G11C2029/4402 , Y02D10/154 , G11C29/027 , G11C5/14 , G11C16/3409 , G11C29/787
摘要： 메모리 디바이스는, 복수의 메모리 셀들을 포함하는 메모리 어레이, 메모리 어레이에 연결된 두 개 이상의 퓨즈들, 및 두 개 이상의 퓨즈들 중 인에이블될 하나를 선택하는 모드 레지스터를 포함하고, 두 개 이상의 퓨즈들 각각은 메모리 어레이에 대한 트림 데이터를 포함한다.
摘要翻译：存储器装置包括包括多个存储器单元的存储器阵列; 连接到存储器阵列的两个或更多个熔丝; 以及选择在所述保险丝之间启用的模式寄存器，其中每个所述保险丝包括关于所述存储器阵列的修剪数据。

10. 发明公开

KR1020150051420A 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법 审中-实审
标题翻译：半导体存储器件的操作方法和用于半导体存储器模块的操作方法，包括多个半导体存储器件
公开(公告)号：KR1020150051420A
公开(公告)日：2015-05-13
申请号：KR1020130132845
申请日：2013-11-04
申请人： 에스케이하이닉스 주식회사
发明人： 황정태
IPC分类号： G11C29/00 , G11C29/08 , G11C29/04
CPC分类号： G11C29/027 , G11C29/18 , G11C29/787
摘要： 본기술은스스로리페어동작을수행할수 있는반도체메모리장치및 그를포함하는반도체메모리모듈에관한발명으로서, 적어도하나이상의리페어어드레스를저장하기위한퓨즈어레이를포함하는반도체메모리장치의동작방법에있어서, 리페어동작모드에서액티브커맨드에응답하여퓨즈어레이에저장되어있지않은어드레스값을갖는리페어어드레스를추가로래치하는단계와, 리페어동작모드에서제1 컬럼커맨드에응답하여외부에서인가되는리페어진입제어코드를입력받는단계와, 리페어진입제어코드의값에따라그 수행여부가결정되며, 제2 컬럼커맨드에응답하여래치하는단계에서래치된리페어어드레스를퓨즈어레이에럽쳐시키는단계, 및제2 컬럼커맨드이후인가되는프리차지커맨드에응답하여리페어동작모드에서탈출하는단계를포함한다.
摘要翻译：本发明涉及一种能自主执行修复操作的半导体器件及其半导体存储器模块。一种用于操纵包含用于存储至少一个修复地址的熔丝阵列的半导体存储器件的方法，包括以下步骤：响应于一个激活的命令，锁存一个不存储在熔丝阵列中的具有地址值的附加修复地址修复操作模式; 响应于修复操作模式中的第一列命令，接收外部应用的修复条目控制代码输入; 确定是否根据修复入口控制代码的值执行执行，并且将熔断器阵列断开在响应于第二列命令锁存的步骤中被锁存的修复地址; 并且响应于在第二列命令之后应用的预充电命令从修复操作模式中退出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式