专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020090062709A 칩 내장형 인쇄회로기판 및 그 제조방법 失效
标题翻译：嵌入式芯片印刷电路板及其制造方法
公开(公告)号：KR1020090062709A
公开(公告)日：2009-06-17
申请号：KR1020070130125
申请日：2007-12-13
申请人： 삼성전기주식회사
发明人： 박효빈 , 신영환 , 김병찬 , 배원철
IPC分类号： H05K1/16
CPC分类号： H05K1/185 , H05K1/115 , H05K3/429 , H05K3/4697 , H05K2201/1056 , H05K2203/308
摘要： A built-in chip type printed circuit board and a manufacturing method thereof are provided to improve a yield in a built-in process by securing a surplus space for a hall matching position on a restricted chip pad. A cavity is formed in an inside of a first insulating layer(12) of a core substrate(10). A chip is mounted in the cavity. First inner circuit patterns(14a,14b) are formed on both sides of the first insulating layer. The chip is electrically connected with the outside through a chip pad. A second insulating layer(22) is laminated on a lower part of the core substrate. An external circuit pattern(30b) is formed at a lower part of the second insulating layer in order to be electrically connected with the first inner circuit patterns. A third insulating layer(24) is laminated on an upper part of the core substrate. The third insulating layer has the height corresponding to 1/4-1/2 of the height of the second insulating layer. A second inner circuit pattern(26) is formed on an upper part of the third insulating layer in order to be electrically connected with the chip pad. A fourth insulating layer(28) is laminated on an upper part of the second insulating layer. An external circuit pattern is formed on an upper part of the fourth insulating layer in order to be electrically connected with the first and second inner circuit patterns.
摘要翻译：提供内置的芯片型印刷电路板及其制造方法，以通过在限制的芯片焊盘上确保用于霍尔匹配位置的剩余空间来提高内置工艺的产量。在芯基板（10）的第一绝缘层（12）的内侧形成空腔。芯片安装在腔内。第一内部电路图案（14a，14b）形成在第一绝缘层的两侧。芯片通过芯片电路与外部电连接。在芯基板的下部层叠有第二绝缘层（22）。外部电路图案（30b）形成在第二绝缘层的下部，以便与第一内部电路图形电连接。第三绝缘层（24）层叠在芯基板的上部。第三绝缘层的高度对应于第二绝缘层的高度的1 / 4-1 / 2。第二内部电路图案（26）形成在第三绝缘层的上部，以便与芯片焊盘电连接。第四绝缘层（28）层叠在第二绝缘层的上部。在第四绝缘层的上部形成外部电路图案，以便与第一和第二内部电路图形电连接。

2. 发明公开

KR1020090026631A 패키지용 기판 제조방법 失效
标题翻译：用于制造包装衬底的方法
公开(公告)号：KR1020090026631A
公开(公告)日：2009-03-13
申请号：KR1020070091731
申请日：2007-09-10
申请人： 삼성전기주식회사
发明人： 박효빈 , 신영환 , 김동호 , 김병찬
IPC分类号： H01L21/60 , H05K1/02 , H05K3/46
摘要： A method for manufacturing substrate for package is provided to reduce a manufacturing cost and simplify a manufacturing process by removing a step routing for forming the cavity. A method for manufacturing substrate for package is comprised of the steps: forming a conductive bump in a single-side of a first substrate; laminating an adhesive film on a first substrate the conductive bump; forming a cavity in the first substrate (S1010); forming a solder paste bump at one side of the place in which a fist and a second substrate face each other (S1020); laminating the first substrate and the second substrate (S1030); compressing the first substrate and the second substrate(S1040); filling a reinforcing material between the first substrate and the second substrate(S1050).
摘要翻译：提供一种用于制造用于封装的基板的方法，以通过去除用于形成空腔的台阶布线来降低制造成本并简化制造工艺。制造用于封装的衬底的方法包括以下步骤：在第一衬底的单面中形成导电凸块; 在第一基板上层叠导电凸块上的粘合剂膜; 在第一基板中形成空腔（S1010）; 在第一和第二基板彼此面对的位置的一侧形成焊膏凸起（S1020）; 层叠第一基板和第二基板（S1030）; 压缩第一基板和第二基板（S1040）; 在第一基板和第二基板之间填充增强材料（S1050）。

3. 发明公开

KR1020160141516A 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 审中-实审
标题翻译：用于制造它们的印刷电路板方法和具有该印刷电路板的半导体封装
公开(公告)号：KR1020160141516A
公开(公告)日：2016-12-09
申请号：KR1020150077303
申请日：2015-06-01
申请人： 삼성전기주식회사
发明人： 홍석창 , 박효빈 , 신동광 , 백상진
IPC分类号： H05K1/02 , H05K3/46 , H05K3/18 , H01L23/12
CPC分类号： H01L21/486 , H01L21/4857 , H01L21/6835 , H01L23/13 , H01L23/3128 , H01L23/36 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49833 , H01L23/5385 , H01L23/5389 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/105 , H01L2221/68345 , H01L2221/68359 , H01L2224/16227 , H01L2224/16235 , H01L2224/32145 , H01L2224/32225 , H01L2224/48096 , H01L2224/48097 , H01L2224/48227 , H01L2224/73253 , H01L2224/73265 , H01L2225/0651 , H01L2225/06568 , H01L2225/1023 , H01L2225/107 , H01L2225/1094 , H01L2924/00014 , H01L2924/15153 , H01L2924/15311 , H01L2924/15331 , H01L2924/00012 , H01L2924/00 , H01L2224/45099
摘要： 본발명은인쇄회로기판, 인쇄회로기판의제조방법및 이를포함하는반도체패키지에관한것이다. 본발명의실시예에따르면, 인쇄회로기판은일면에캐비티가형성된절연층, 절연층의일면및 내부에형성된회로층및 캐비티의내벽및 타면에형성되어방열층을포함하며, 방열층은절연층의일면및 내부에형성된회로층중 적어도하나와전기적으로연결된다.
摘要翻译：印刷电路板包括形成空腔的第一和第二绝缘层，形成在空腔的外表面上的第一放热层和形成在第一绝缘层的上方或下方的电路层，并且至少在空腔的表面之间和第一绝缘层。放热层与电路层的至少一部分电连接。

4. 发明公开

KR1020130078108A 패키지 기판 및 그의 제조 방법 无效
标题翻译：一种包装衬底及其制造方法
公开(公告)号：KR1020130078108A
公开(公告)日：2013-07-10
申请号：KR1020110146878
申请日：2011-12-30
申请人： 삼성전기주식회사
发明人： 박효빈 , 이정석 , 엄지현 , 이남길
IPC分类号： H01L23/28 , H01L21/60 , H01L23/12
CPC分类号： H01L21/4846 , H01L21/76895 , H01L23/49811 , H01L2224/16237 , H01L2224/48228 , H01L2224/81444 , H01L2224/85444 , Y10T29/49156
摘要： PURPOSE: A package substrate and a manufacturing method thereof are provided to improve electrical connection by forming a gold plating layer in the upper surface of a pad. CONSTITUTION: A metal material layer covering the front surface of a base substrate is formed. A sacrificial pattern is formed in a part of the base substrate. A pad (124) contacted with the lateral part of the sacrificial pattern is formed. A gold plating layer (126) is formed on the upper surface of a pad. A part of the metal material layer is removed to form a conductive layer (122).
摘要翻译：目的：提供一种封装基板及其制造方法，以通过在焊盘的上表面形成镀金层来改善电连接。构成：形成覆盖基底基板前表面的金属材料层。牺牲图案形成在基底基板的一部分中。形成与牺牲图案的侧面部分接触的焊盘（124）。在焊盘的上表面上形成镀金层（126）。去除金属材料层的一部分以形成导电层（122）。

5. 发明授权

KR100959859B1 전자부품 내장 기판 형성방법 有权
标题翻译：电子部件内置衬底的制造方法
公开(公告)号：KR100959859B1
公开(公告)日：2010-05-27
申请号：KR1020080058320
申请日：2008-06-20
申请人： 삼성전기주식회사
发明人： 김동호 , 이두환 , 박효빈 , 이경민
IPC分类号： H05K1/18 , H05K3/30 , H05K3/46
摘要： 본 발명은 기판 내에 전자부품이 실장된 전자부품 내장 기판 형성방법에 관한 것이다.
본 발명에 따른 전자부품 내장 기판 형성방법은, 회로패턴 및 전자부품이 실장될 다수의 패드가 형성된 기판을 준비하는 단계; 상기 기판의 다수 패드 상에 전자부품을 실장하는 단계; 상기 기판의 회로패턴 및 다수의 패드에 대한 접속테스트를 진행하는 단계; 상기 전자부품이 실장된 기판 상하부에 다수의 프리프레그층과 금속층을 위치시킨 후 가압하는 단계; 및 상기 금속층을 패터닝하여 상기 기판의 회로패턴과 연결되는 비아 및 접속패드를 형성하는 단계;를 포함할 수 있다.
전자부품, 플립칩(flip-chip), 내장 기판, 테스트, 미세회로패턴, 불량률

6. 发明公开

KR1020090047315A 인쇄회로기판 제조방법 失效
标题翻译：印刷电路板的制造方法
公开(公告)号：KR1020090047315A
公开(公告)日：2009-05-12
申请号：KR1020070113415
申请日：2007-11-07
申请人： 삼성전기주식회사
发明人： 장영수 , 박효빈
IPC分类号： H05K3/46
CPC分类号： H05K3/4697 , H05K1/0201 , H05K2201/096 , H05K2203/308
摘要： 인쇄회로기판 제조방법이 개시된다. 절연기판을 제1 기판과 제2 기판 사이에 적층하는 단계, 제1 기판과 상기 제2 기판을 압착하는 단계, 제1 기판 및 절연기판에 캐비티(Cavity)를 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 인쇄회로기판의 캐비티를 형성하는 공정에서 캐비티 형성에 필요한 내부 빈 공간을 최소화함으로써 제품내부로의 습기 침투 및 내부 공기의 열팽창을 감소시켜 제조 공정 시 고온의 열적 스트레스로 인한 불량발생을 줄일 수 있다.
캐비티, 인쇄회로기판, 내부공간
摘要翻译：公开了一种印刷电路板的制造方法。一种印刷电路板，其包括，第一步骤包括以下步骤：形成一个腔（腔），以在第一基板和用于按压第一基板和第二基板，层叠在所述第一基板和所述第二基板之间的电介质基板的绝缘基板制造方法中，通过所需要的形成在通过减少水分渗透形成在印刷电路板的空腔的步骤的空腔中的中空空间，且缺陷的内部部分内的空气的热膨胀，由于高温的在制造过程中的热应力最小化可以减少。

7. 发明公开

KR1020090132186A 전자부품 내장 기판 형성방법 有权
标题翻译：电子部件内置衬底的制造方法
公开(公告)号：KR1020090132186A
公开(公告)日：2009-12-30
申请号：KR1020080058320
申请日：2008-06-20
申请人： 삼성전기주식회사
发明人： 김동호 , 이두환 , 박효빈 , 이경민
IPC分类号： H05K1/18 , H05K3/30 , H05K3/46
CPC分类号： H05K3/303 , H05K1/185 , H05K3/4697 , H05K7/205
摘要： PURPOSE: A method for forming a substrate in which an electronic component is embedded is provided to test an electrical connection state after mounting a component on the substrate, thereby minimizing faults. CONSTITUTION: A substrate(100) is prepared. An electronic component(140) is mounted on pads(120) of the substrate. A connection test for a circuit pattern of the substrate and the pads are performed. Prepreg layers(170) and metal layers are located in upper and lower parts of the substrate. The metal layer is patterned.
摘要翻译：目的：提供一种嵌入电子部件的基板的形成方法，用于在将部件安装在基板上之后测试电连接状态，从而使故障最小化。构成：制备基材（100）。电子部件（140）安装在基板的垫（120）上。执行基板和焊盘的电路图案的连接测试。预浸料层（170）和金属层位于基材的上部和下部。金属层被图案化。

8. 发明授权

KR100905642B1 칩 내장형 인쇄회로기판 및 그 제조방법 失效
标题翻译：嵌入式芯片印刷电路板及其制造方法
公开(公告)号：KR100905642B1
公开(公告)日：2009-06-30
申请号：KR1020070130125
申请日：2007-12-13
申请人： 삼성전기주식회사
发明人： 박효빈 , 신영환 , 김병찬 , 배원철
IPC分类号： H05K1/16
摘要： 본 발명은 박형의 절연물질을 칩 패드 위에 적층 한 후 박형의 절연물질에 비아홀을 형성하여 구리 도금을 통해 칩 패드와 전기적으로 연결되는 회로패턴을 칩 패드의 크기보다 크게 박형의 절연물질 위에 형성하여 내장되는 칩의 패드 크기 및 간격에 제한받지 않고 칩을 인쇄회로기판 내부에 내장할 수 있는 칩 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
박형, 칩, 내장, 레진 필름, 인쇄회로기판

9. 发明授权

KR100895241B1 패키지용 기판 제조방법 失效
标题翻译：包装用基板的制造方法
公开(公告)号：KR100895241B1
公开(公告)日：2009-04-28
申请号：KR1020070091731
申请日：2007-09-10
申请人： 삼성전기주식회사
发明人： 박효빈 , 신영환 , 김동호 , 김병찬
IPC分类号： H01L21/60 , H05K1/02 , H05K3/46
摘要： 패키지용 기판 제조방법이 개시된다. 제1 기판에 캐비티(cavity)를 형성하는 단계, 제1 기판과 제2 기판을 서로 적층하는 단계 및 제1 기판과 제2 기판을 압착하는 단계를 포함하는 패키지용 기판 제조방법은, 캐비티 형성을 위한 단차 라우팅(routing) 공정을 생략하여 제조원가를 절감하고 제조공정을 단순화할 수 있다.
패키지, 기판, 캐비티, 단차, 라우팅, 범프

10. 发明公开

KR1020130035469A 반도체 패키지의 제조방법 无效
标题翻译：半导体包装制造方法
公开(公告)号：KR1020130035469A
公开(公告)日：2013-04-09
申请号：KR1020110099784
申请日：2011-09-30
申请人： 삼성전기주식회사
发明人： 이정석 , 박효빈 , 엄지현 , 이남길
IPC分类号： H01L21/56 , H01L23/28
CPC分类号： H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/83192 , H01L2924/15333
摘要： PURPOSE: A method for manufacturing a semiconductor package is provided to prevent a void by heating and pressing underfill materials in a chamber of a low pressure state or a vacuum state. CONSTITUTION: A package substrate(10) is provided to a chamber. A bonding pad(15) is formed on the package substrate. Underfill materials(50) are provided to the package substrate. A semiconductor chip(20) is loaded on the underfill materials. The semiconductor chip is heated and pressed by a heating plate(60).
摘要翻译：目的：提供一种制造半导体封装的方法，以通过在低压状态或真空状态的室中加热和加压底部填充材料来防止空隙。构成：将包装基板（10）设置到室。在封装基板上形成焊盘（15）。将底部填充材料（50）提供给封装衬底。将半导体芯片（20）装载到底部填充材料上。半导体芯片被加热板（60）加热并按压。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式