会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明公开
    • 복수의 칩의 제조 방법 및 이에 상응하게 제조된 칩
    • 用于生产大量芯片和相应生产芯片的方法
    • KR1020100061469A
    • 2010-06-07
    • KR1020107005407
    • 2008-07-24
    • 로베르트 보쉬 게엠베하
    • 크라머토르스텐뵈링어마티아스핀터슈테판벤첼후베르트일링마티아스하아크프리더아름브루스터지몬
    • H01L21/78B81C1/00
    • H01L21/78B81C1/00896B81C2201/053
    • The present invention proposes a production method for chips in which as many method steps as possible are carried out in the wafer assemblage, that is to say in parallel for a multiplicity of chips arranged on a wafer. This concerns a method for producing a multiplicity of chips whose functionality is realized on the basis of the surface layer (2) of a substrate (1). In this method, the surface layer (2) is patterned and at least one cavity is produced below the surface layer (2) such that the individual chip regions (5) are interconnected and/or connected to the rest of the substrate (1) merely by means of suspension webs, and/or such that the individual chip regions (5) are connected to the substrate layer (4) below the cavity by means of supporting elements (7) in the region of the cavity. The suspension webs and/or supporting elements (7) are separated during singulation of the chips. According to the invention, the patterned and undercut surface layer (2) of the substrate (1) is embedded into a plastics composition (10) before the singulation of the chips.
    • 本发明提出了一种芯片的制造方法,其中在晶片组合中进行尽可能多的方法步骤,也就是说,并行地布置在晶片上的多个芯片。 这涉及用于产生多个芯片的方法,该芯片的功能是在基板(1)的表面层(2)的基础上实现的。 在该方法中,图案化表面层(2),并且在表面层(2)下方产生至少一个空腔,使得各个芯片区域(5)互连和/或连接到基板(1)的其余部分, 和/或使单个芯片区域(5)通过在腔的区域中的支撑元件(7)连接到腔下方的基底层(4)。 悬挂腹板和/或支撑元件(7)在切屑分离期间被分离。 根据本发明,基片(1)的图案化和底切表面层(2)在切片之前嵌入塑料组合物(10)中。
    • 3. 发明公开
    • 캐비티 형성 방법 및 캐비티를 가진 부품
    • 形成孔隙的方法和具有孔隙的组分
    • KR1020170018948A
    • 2017-02-20
    • KR1020177001347
    • 2015-05-29
    • 로베르트 보쉬 게엠베하
    • 슈토이어벤야민토마쉬코요헨핀터슈테판하버러디트마암브루스터지몬
    • B81C1/00
    • H01L21/4803B81B1/00B81B2203/0315B81B2203/033B81B2203/0384B81C1/00103B81C1/0042B81C2201/013
    • 본발명은, 실리콘기판의표면이실리콘기판의제1 평면에대해경사각을가지며, 상기제1 평면이실리콘기판의 {111} 평면이되도록, 실리콘기판내에캐비티를형성하고실리콘기판의표면상에에칭마스크를배치하기위한방법에관한것이다. 에칭마스크는마스크개구부안쪽으로돌출하는제1 억제구조물을갖는다. 또한, 에칭마스크는제1 에칭돌출영역도포함한다. 제1 에칭돌출영역외부에서마스크개구부의모든추가에지부는실리콘기판의 {111} 평면들에대해실질적으로평행하게정렬된다. 추가단계로서, 본원의방법은결정된에칭기간동안실리콘기판을이방성에칭하는단계를포함한다. 이경우, 실리콘기판의 방향으로의에칭율은다른공간방향들보다더 낮으며, 제1 억제구조물은제1 에칭돌출영역에서부터시작하여제1 언더커팅방향으로언더커팅된다. 에칭기간은, 이방성에칭단계를통해실리콘기판의표면상에개구부를갖는캐비티가실리콘기판내에형성되도록결정된다. 에칭기간은, 에칭기간의만료후에실리콘기판의제1 평면이실질적으로노출되어캐비티의바닥면을형성하도록결정된다.
    • 一种用于在硅衬底中形成腔的方法,其中所述硅衬底的表面相对于所述硅衬底的第一平面具有倾斜角,并且其中所述第一平面是所述硅衬底的{111}面,并且对于 在硅衬底的表面上设置蚀刻掩模。 蚀刻掩模包括突出到掩模开口中的第一延迟结构。 蚀刻掩模还包括第一蚀刻投影区域。 在第一蚀刻投影区域外部的掩模开口的所有另外的边缘基本上平行于硅衬底的{111}平面布置。 作为进一步的步骤,该方法包括在确定的蚀刻持续时间期间硅衬底的各向异性蚀刻。 因此,硅衬底的<111>方向的蚀刻速率低于其它空间方向的蚀刻速率,并且第一延迟结构在第一底切方向上从第一蚀刻投影区域开始被削去。 确定蚀刻持续时间,使得通过各向异性蚀刻在硅衬底中形成空腔,所述空腔在硅衬底的表面具有开口。 蚀刻持续时间被确定为使得当蚀刻持续时间结束时,硅衬底的第一平面基本上暴露并形成空腔的底面。