专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020140082839A 실리콘 카바이드 에피택시 无效
标题翻译：碳化硅外观
公开(公告)号：KR1020140082839A
公开(公告)日：2014-07-02
申请号：KR1020147013709
申请日：2012-10-23
申请人： 앤빌 세미컨덕터즈 리미티드
发明人： 워드,피터
IPC分类号： H01L21/20 , H01L21/822 , H01L21/02
CPC分类号： H01L21/02529 , H01L21/02381 , H01L21/02447 , H01L21/0262 , H01L21/02642 , H01L21/02645 , H01L21/3081 , H01L29/045 , H01L29/1608 , H01L29/66068 , H01L29/66363 , H01L29/7393 , H01L29/7395 , H01L29/74
摘要： 본 발명은 실리콘 웨이퍼의 해당 영역을 노출시키는 창(25)을 갖는 마스킹 층(24), 예를 들어, 실리콘 디옥사이드 또는 다결정 실리콘을 지지하는 주면(17)을 갖는, 단결정 실리콘 웨이퍼(11)의 제공, 예를 들어 탄소를 형성하고 실리콘 카바이드로 전환하여, 웨이퍼의 노출된 영역 상에 실리콘 카바이드 씨드 영역(30)을 형성 및 실리콘 카바이드 씨드 영역 상에 단결정 실리콘 카바이드(31)를 성장시키는 것을 포함하는 방법을 제공한다. 따라서, 단결정 실리콘 카바이드는 웨이퍼 보우를방지하는 것을 도울 수 있는 실리콘 웨이퍼 상에 선택적으로 형성될 수 있다.

42. 发明公开

KR1020140057620A 마이크로구조화 및 나노구조화된 그래핀 및 그래파이트의 배리어 유도형 성장 방법 有权
标题翻译： BARRIER指导微结构和纳米结构的石墨和石墨的生长
公开(公告)号：KR1020140057620A
公开(公告)日：2014-05-13
申请号：KR1020147007726
申请日：2012-08-23
申请人： 위스콘신 얼럼나이 리서어치 화운데이션
发明人： 아놀드마이클에스. , 고팔란파드마 , 샤프론나다니엘에스. , 김명웅
IPC分类号： C30B25/00 , C01B31/02 , C01B31/04 , C30B29/02 , B82B3/00 , H01L21/02
CPC分类号： C30B25/04 , B82Y30/00 , B82Y40/00 , C01B32/186 , C01B2204/02 , C01B2204/04 , C30B29/02 , H01L21/02425 , H01L21/02527 , H01L21/0262 , H01L21/02642 , H01L21/02664 , H01L29/1606 , C30B25/00 , B82B3/00 , C01B32/05 , C01B32/182 , C01B32/20 , H01L21/02 , Y10S977/00
摘要： 바텀-업으로 마이크로구조화 및 나노구조화된 그래핀을 원하는 패턴으로 직접적으로 성장시킴으로써, 마이크로구조화 및 나노구조화된 그래핀을 성장시키는 방법이 제공된다. 그래핀 구조는 그래핀의 성장을 유도하는 패터닝된 그래핀 성장 배리어로 부분적으로 덮여 있는 기판 상에 화학 기상 증착법(CVD)에 의해 성장될 수 있다.

43. 发明公开

KR1020140050592A 반도체장치와 제조방법 审中-实审
标题翻译：半导体器件和制造方法
公开(公告)号：KR1020140050592A
公开(公告)日：2014-04-29
申请号：KR1020137024433
申请日：2012-02-29
申请人： 세렌 포토닉스 리미티드
发明人： 왕타오
IPC分类号： H01L21/20 , H01L33/00
CPC分类号： H01L21/02378 , H01L21/0237 , H01L21/02381 , H01L21/02422 , H01L21/02439 , H01L21/02458 , H01L21/0254 , H01L21/02603 , H01L21/02639 , H01L21/02642 , H01L21/02647 , H01L29/0657 , H01L29/2003 , H01L33/007 , H01L33/18 , H01L33/32
摘要： 본 발명은 반도체장치의 제조방법에 관한 것으로, 반도체층을 갖는 반도체 웨이퍼를 제공하는 단계, 반도체층 상에 제1마스크층을 형성하는 단계, 제1마스크층 상에 제2마스크층을 형성하는 단계, 섬을 형성하기 위하여 제2마스크층을 어닐링하는 단계, 기둥 어레이를 형성하기 위한 마스크로서 섬을 이용하여 제1마스크층과 반도체층을 통하여 에칭하는 단계와, 기둥 사이와 기둥의 상부에 반도체물질을 성장시키는 단계를 포함한다.

44. 发明公开

KR1020140028572A 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물계 발광 소자 审中-实审
标题翻译：具有异相结构的非极性基板及其制造方法，使用其的基于氮化物的发光装置
公开(公告)号：KR1020140028572A
公开(公告)日：2014-03-10
申请号：KR1020120095108
申请日：2012-08-29
申请人： 엘지전자 주식회사
发明人： 정석구 , 방규현 , 장영학 , 김형구 , 전지나
IPC分类号： H01L33/16 , H01L33/20 , H01L33/22
CPC分类号： H01L33/16 , H01L21/02378 , H01L21/0242 , H01L21/02433 , H01L21/02458 , H01L21/02502 , H01L21/02516 , H01L21/0254 , H01L21/0262 , H01L21/02642 , H01L21/02647 , H01L33/007 , H01L33/12 , H01L33/20 , H01L33/22
摘要： The present invention relates to a semiconductor substrate and, more specifically, to a non-polar heterogeneous substrate, a manufacturing method thereof, and a nitride-based light emitting diode using the same. The present invention comprises an r-surface sapphire substrate, a nucleus generation layer, a first nitride semiconductor layer, a porous mask layer, and a second nitride semiconductor layer. The nucleus generation layer is positioned on the r-surface sapphire substrate and includes an a-surface or m-surface nitride semiconductor. The first nitride semiconductor layer is positioned on the nucleus generation layer and has first defect density. A plurality of pits having an inclined surface on the upper surface is positioned on the first nitride semiconductor layer. The porous mask layer is positioned on one or more pits on the first nitride semiconductor layer. The second nitride semiconductor layer is positioned on the porous mask layer and has second defect density which is lower than the first defect density. [Reference numerals] (S10) Form a nucleus generation layer; (S20) Form a first nitride semiconductor layer; (S21) Etching; (S30) Form a porous mask layer; (S40) Form a second nitride semiconductor layer
摘要翻译：本发明涉及一种半导体衬底，更具体地说，涉及一种非极性异相衬底，其制造方法和使用该衬底的氮化物系发光二极管。本发明包括r面蓝宝石衬底，核产生层，第一氮化物半导体层，多孔掩模层和第二氮化物半导体层。核生成层位于r面蓝宝石衬底上，并且包括a面或m面氮化物半导体。第一氮化物半导体层位于核产生层上并具有第一缺陷密度。在上表面上具有倾斜表面的多个凹坑位于第一氮化物半导体层上。多孔掩模层位于第一氮化物半导体层上的一个或多个凹坑上。第二氮化物半导体层位于多孔掩模层上，具有低于第一缺陷密度的第二缺陷密度。（附图标记）（S10）形成核产生层; （S20）形成第一氮化物半导体层; （S21）蚀刻; （S30）形成多孔掩模层; （S40）形成第二氮化物半导体层

45. 发明授权

KR101301611B1 마스크 및 마스크를 사용한 성막 방법 有权
标题翻译：使用掩模成膜的掩模和方法
公开(公告)号：KR101301611B1
公开(公告)日：2013-08-29
申请号：KR1020117005126
申请日：2009-10-21
申请人： 가부시키가이샤 아루박
发明人： 와타이미와 , 사이토가즈야 , 고마츠다카시 , 미즈노유스케 , 오타아츠시 , 구로이와슌지
IPC分类号： C23C14/04 , C23C14/56 , H01L31/04
CPC分类号： H01L31/202 , C23C14/042 , C23C14/56 , H01L21/02104 , H01L21/02422 , H01L21/02631 , H01L21/02642 , H01L31/022425 , H01L31/046 , H01L31/18 , Y02E10/50 , Y02P70/521
摘要： 이 마스크는 기판(11)의 성막 영역(S1)에 해당하는 위치에 형성된 개구부(41)와 측부를 가지고, 상기 기판(11)의 피성막면(11a)에 겹쳐지도록 상기 기판(11)이 배치되는 평판상의 제1 부분(44)과, 상기 제1 부분(44)의 상기 측부를 따라 설치되고 상기 기판(11)의 측면의 적어도 일부를 덮는 제2 부분(43)을 포함하고, 복수의 상기 마스크(40,40a,40b,140,142,240,240a,240b,340,340a,340b)가 그 측방을 향해 배열될 때에 서로 인접한 2개의 상기 마스크의 상기 제2 부분(43)의 각각이 서로 겹쳐짐으로써 중합부(B)가 형성되어 있다.

46. 发明授权

KR101148632B1 다수의 광전자 반도체 칩을 제조하는 방법 및 광전자반도체 칩 有权
标题翻译：生产多光子电子半导体晶体管和光电子半导体芯片的方法
公开(公告)号：KR101148632B1
公开(公告)日：2012-05-23
申请号：KR1020067001846
申请日：2004-07-22
申请人： 오스람 옵토 세미컨덕터스 게엠베하
发明人： 해를레,폴커
IPC分类号： H01L21/20
CPC分类号： H01L33/005 , H01L21/02532 , H01L21/0262 , H01L21/02639 , H01L21/02642 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 각각 하나 이상의 반도체 층을 갖는 다수의 구조 요소들을 각각 포함하는 다수의 광전자 반도체 칩을 제조하기 위한 방법에 관한 것이다. 상기 방법에서는 기판 및 성장 표면을 포함하는 칩 복합체 베이스(chip composite base)가 제공된다. 상기 성장 표면 위에는 다수의 윈도우를 갖는 마스크 재료층이 형성되며, 상기 윈도우들의 대부분은 1㎛ 이하의 평균 확산(average spread)을 보인다. 이 경우, 후속 방법 단계에서 성장할 반도체 층의 재료는 상기 마스크 재료 위에서 실질적으로 성장할 수 없거나, 또는 성장 표면에 비해 성장 정도가 현저히 저하되도록 선택된다. 이어서 반도체 층들이 윈도우 내부에 놓이는 성장 표면 영역에 실질적으로 동시에 적층된다. 또 다른 방법 단계에서는 적층된 재료를 포함하는 칩 복합체 베이스가 분리되어 반도체 칩들을 형성한다.
또한, 본 발명은 상기 방법으로 제조된 광전자 반도체 칩에도 관련된다.

47. 发明授权

KR101047617B1 반도체 발광소자 및 그 제조방법 有权
公开(公告)号：KR101047617B1
公开(公告)日：2011-07-07
申请号：KR1020090044292
申请日：2009-05-21
申请人： 엘지이노텍 주식회사
发明人： 강대성 , 정명훈
IPC分类号： H01L33/12
CPC分类号： H01L33/007 , F21K9/23 , H01L21/0237 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L21/02642 , H01L21/0265 , H01L33/0079 , H01L33/12 , H01L33/22 , H01L33/40 , H01L33/405 , H01L2224/48091 , H01L2924/00014
摘要： 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는, 마그네슘을 포함하는 복수의 클러스터; 상기 복수의 클러스터 사이에 형성된 제1질화물 반도체층; 상기 클러스터 위에 형성된 에어 갭부; 상기 에어 갭부 및 상기 제1질화물 반도체층의 위에 형성된 제2질화물 반도체층을 포함한다.
반도체, 발광소자, LED, 크랙

48. 发明公开

KR1020110036863A 마스크 및 마스크를 사용한 성막 방법 有权
标题翻译：使用掩模形成薄膜的掩模和方法
公开(公告)号：KR1020110036863A
公开(公告)日：2011-04-11
申请号：KR1020117005126
申请日：2009-10-21
申请人： 가부시키가이샤 아루박
发明人： 와타이미와 , 사이토가즈야 , 고마츠다카시 , 미즈노유스케 , 오타아츠시 , 구로이와슌지
IPC分类号： C23C14/04 , C23C14/56 , H01L31/04
CPC分类号： H01L31/202 , C23C14/042 , C23C14/56 , H01L21/02104 , H01L21/02422 , H01L21/02631 , H01L21/02642 , H01L31/022425 , H01L31/046 , H01L31/18 , Y02E10/50 , Y02P70/521
摘要： 이 마스크는 기판(11)의 성막 영역(S1)에 상당하는 위치에 형성된 개구부(41)와 측부를 가지고, 상기 기판(11)의 피성막면(11a)에 겹쳐지도록 상기 기판(11)이 배치되는 평판상의 제1 부분(44)과, 상기 제1 부분(44)의 상기 측부를 따라 설치되고 상기 기판(11)의 측면의 적어도 일부를 덮는 제2 부분(43)을 포함하고, 복수의 상기 마스크(40,40a,40b,140,142,240,240a,240b,340,340a,340b)가 그 측방을 향해 배열될 때에 서로 인접한 2개의 상기 마스크의 상기 제2 부분(43)의 각각이 서로 겹쳐짐으로써 중합부(B)가 형성되어 있다.

49. 发明授权

KR101019941B1 ＧＡＮ 나노선의 펄스 성장 및 Ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션 有权
标题翻译：甘蔗南瓜的增长和集团的应用？氮化物半导体衬底材料和器件
公开(公告)号：KR101019941B1
公开(公告)日：2011-03-09
申请号：KR1020087021861
申请日：2007-03-09
申请人： 에스티씨. 유엔엠
发明人： 허시스테펜엠 , 왕신 , 쑨신위
IPC分类号： H01L21/20 , H01L33/00 , B82Y40/00
CPC分类号： H01L29/413 , B82Y10/00 , B82Y20/00 , B82Y30/00 , C30B29/60 , H01L21/0237 , H01L21/02458 , H01L21/0254 , H01L21/02573 , H01L21/02603 , H01L21/02609 , H01L21/02612 , H01L21/0262 , H01L21/02636 , H01L21/02639 , H01L21/02642 , H01L29/045 , H01L29/0676 , H01L29/2003 , H01L29/775 , H01L31/0304 , H01L31/035236 , H01L31/184 , H01L33/18 , H01L33/24 , H01L2221/1094 , H01L2924/0002 , H01S5/1042 , H01S5/1835 , H01S5/18369 , H01S5/3428 , Y02E10/544 , Y02P70/521 , Y10S977/762 , Y10S977/816 , Y10T428/24612 , H01L2924/00
摘要： Exemplary embodiments provide semiconductor devices including high-quality (i.e., defect free) group III-N nanowires and uniform group III-N nanowire arrays as well as their scalable processes for manufacturing, where the position, orientation, cross-sectional features, length and the crystallinity of each nanowire can be precisely controlled. A pulsed growth mode can be used to fabricate the disclosed group III-N nanowires and/or nanowire arrays providing a uniform length of about 10 nm to about 1000 microns with constant cross-sectional features including an exemplary diameter of about 10-1000 nm. In addition, high-quality GaN substrate structures can be formed by coalescing the plurality of GaN nanowires and/or nanowire arrays to facilitate the fabrication of visible LEDs and lasers. Furthermore, core-shell nanowire/MQW active structures can be formed by a core-shell growth on the nonpolar sidewalls of each nanowire.

50. 发明公开

KR1020100108351A ＩＩＩ족 질화물 구조체 및 ＩＩＩ족 질화물 구조체의 제조방법 无效
标题翻译： III硝酸盐结构和制备III型氮化物结构的方法
公开(公告)号：KR1020100108351A
公开(公告)日：2010-10-06
申请号：KR1020107013957
申请日：2008-11-26
申请人： 가꼬호징 조찌가꾸잉
发明人： 기시노가츠미 , 기쿠치아키히코
IPC分类号： H01L21/203 , H01L21/205 , H01L33/16 , C23C16/04
CPC分类号： H01L33/16 , C23C14/042 , C30B23/00 , C30B29/403 , C30B29/605 , H01L21/02389 , H01L21/0254 , H01L21/0259 , H01L21/02642 , H01L29/045 , H01L29/0657 , H01L29/2003 , H01L29/205 , H01L29/66795 , H01L33/0075 , H01L33/20
摘要： III족 질화물 구조체가, 기판(102)과, 기판(102) 상에, 기판(102)의 표면에 대해 수직방향으로 입설(立設)되어, 기판(102)의 면내방향으로 연재(延在)하는 미세 벽상 구조체(110)를 구비하고, 미세 벽상 구조체(110)는, III족 질화물 반도체 결정을 포함하며, 미세 벽상 구조체(110)의 높이를 h로 하고, 높이방향 및 연재방향과 직교하는 방향에 있어서의 미세 벽상 구조체의 폭을 d로 했을 때, h가 d보다도 크다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式