专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020140027424A 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치 有权
公开(公告)号：KR1020140027424A
公开(公告)日：2014-03-06
申请号：KR1020137034843
申请日：2005-06-02
申请人： 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈
发明人： 누조랄프지. , 로저스존에이. , 메나드에티엔 , 이건재 , 강달영 , 쑨위강 , 메이틀매튜 , 주정타오
IPC分类号： H01L27/00
CPC分类号： H01L29/76 , B81C2201/0185 , B82Y10/00 , H01L21/02521 , H01L21/02603 , H01L21/02628 , H01L21/308 , H01L21/322 , H01L21/6835 , H01L23/02 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/29 , H01L24/32 , H01L24/80 , H01L24/83 , H01L24/94 , H01L24/97 , H01L25/0753 , H01L27/1285 , H01L27/1292 , H01L29/04 , H01L29/06 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L29/068 , H01L29/12 , H01L29/78603 , H01L29/78681 , H01L29/78696 , H01L31/0392 , H01L31/03926 , H01L31/1804 , H01L31/1864 , H01L31/1896 , H01L33/007 , H01L33/0079 , H01L33/32 , H01L2221/68368 , H01L2221/68381 , H01L2224/03 , H01L2224/0332 , H01L2224/0345 , H01L2224/03614 , H01L2224/0362 , H01L2224/05073 , H01L2224/05082 , H01L2224/05124 , H01L2224/05144 , H01L2224/05155 , H01L2224/05166 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05555 , H01L2224/05644 , H01L2224/05666 , H01L2224/08225 , H01L2224/2919 , H01L2224/32225 , H01L2224/80 , H01L2224/80006 , H01L2224/80121 , H01L2224/80862 , H01L2224/80895 , H01L2224/83 , H01L2224/83005 , H01L2224/83121 , H01L2224/83192 , H01L2224/83193 , H01L2224/8385 , H01L2224/83862 , H01L2224/9202 , H01L2224/94 , H01L2224/95 , H01L2224/97 , H01L2924/00012 , H01L2924/01032 , H01L2924/0665 , H01L2924/10253 , H01L2924/10329 , H01L2924/12032 , H01L2924/12036 , H01L2924/12041 , H01L2924/12042 , H01L2924/12043 , H01L2924/12044 , H01L2924/1305 , H01L2924/1306 , H01L2924/13063 , H01L2924/13091 , H01L2924/14 , H01L2924/1461 , H01L2924/15159 , H01L2924/15162 , H01L2924/15788 , H01L2924/1579 , Y02E10/547 , Y02P70/521 , Y10S977/707 , Y10S977/724 , H01L2924/00014 , H01L2924/00 , H01L27/00
摘要： 본 발명은 인쇄가능한 반도체 소자를 제조하고 기판 표면 상으로 인쇄가능한 반도체 소자를 조립하기 위한 방법 및 장치를 제공한다. 본 발명의 방법, 장치 및 장치 부품은 넓은 범위의 유연한 전자 및 광전자 장치 그리고 중합 재료를 포함하는 기판 상의 장치의 배열 생성이 가능하다. 본 발명은 또한 잡아 늘이거나 압축가능한 반도체 구조물 및 잡아 늘이거나 압축가능한 형태에서 우수한 효율을 보이는 잡아 늘이거나 압축가능한 전자 장치를 제공한다.

12. 发明授权

KR101368748B1 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치 有权
公开(公告)号：KR101368748B1
公开(公告)日：2014-03-05
申请号：KR1020127030789
申请日：2005-06-02
申请人： 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈
发明人： 누조랄프지. , 로저스존에이. , 메나드에티엔 , 이건재 , 강달영 , 쑨위강 , 메이틀매튜 , 주정타오
IPC分类号： H01L27/00 , H01L21/77 , H01L29/861 , H01L29/78
CPC分类号： H01L29/76 , B81C2201/0185 , B82Y10/00 , H01L21/02521 , H01L21/02603 , H01L21/02628 , H01L21/308 , H01L21/322 , H01L21/6835 , H01L23/02 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/29 , H01L24/32 , H01L24/80 , H01L24/83 , H01L24/94 , H01L24/97 , H01L25/0753 , H01L27/1285 , H01L27/1292 , H01L29/04 , H01L29/06 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L29/068 , H01L29/12 , H01L29/78603 , H01L29/78681 , H01L29/78696 , H01L31/0392 , H01L31/03926 , H01L31/1804 , H01L31/1864 , H01L31/1896 , H01L33/007 , H01L33/0079 , H01L33/32 , H01L2221/68368 , H01L2221/68381 , H01L2224/03 , H01L2224/0332 , H01L2224/0345 , H01L2224/03614 , H01L2224/0362 , H01L2224/05073 , H01L2224/05082 , H01L2224/05124 , H01L2224/05144 , H01L2224/05155 , H01L2224/05166 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05555 , H01L2224/05644 , H01L2224/05666 , H01L2224/08225 , H01L2224/2919 , H01L2224/32225 , H01L2224/80 , H01L2224/80006 , H01L2224/80121 , H01L2224/80862 , H01L2224/80895 , H01L2224/83 , H01L2224/83005 , H01L2224/83121 , H01L2224/83192 , H01L2224/83193 , H01L2224/8385 , H01L2224/83862 , H01L2224/9202 , H01L2224/94 , H01L2224/95 , H01L2224/97 , H01L2924/00012 , H01L2924/01032 , H01L2924/0665 , H01L2924/10253 , H01L2924/10329 , H01L2924/12032 , H01L2924/12036 , H01L2924/12041 , H01L2924/12042 , H01L2924/12043 , H01L2924/12044 , H01L2924/1305 , H01L2924/1306 , H01L2924/13063 , H01L2924/13091 , H01L2924/14 , H01L2924/1461 , H01L2924/15159 , H01L2924/15162 , H01L2924/15788 , H01L2924/1579 , Y02E10/547 , Y02P70/521 , Y10S977/707 , Y10S977/724 , H01L2924/00014 , H01L2924/00
摘要： 본 발명은 인쇄가능한 반도체 소자를 제조하고 기판 표면 상으로 인쇄가능한 반도체 소자를 조립하기 위한 방법 및 장치를 제공한다. 본 발명의 방법, 장치 및 장치 부품은 넓은 범위의 유연한 전자 및 광전자 장치 그리고 중합 재료를 포함하는 기판 상의 장치의 배열 생성이 가능하다. 본 발명은 또한 잡아 늘이거나 압축가능한 반도체 구조물 및 잡아 늘이거나 압축가능한 형태에서 우수한 효율을 보이는 잡아 늘이거나 압축가능한 전자 장치를 제공한다.

13. 发明公开

KR1020130073242A 엘이디 패키지 有权
标题翻译： LED封装
公开(公告)号：KR1020130073242A
公开(公告)日：2013-07-03
申请号：KR1020110140980
申请日：2011-12-23
申请人： 루미마이크로 주식회사
发明人： 김우진 , 김선홍 , 김태훈
IPC分类号： H01L33/48 , H01L33/54 , H01L33/62
CPC分类号： H01L2224/48091 , H01L2224/48227 , H01L2224/97 , H01L2924/15159 , H01L33/483 , H01L21/78 , H01L33/62 , H01L2933/0033 , H01L2924/00014
摘要： PURPOSE: An LED package is provided to simplify a manufacturing process by using a ceramic substrate and to improve device performance. CONSTITUTION: A substrate (110) includes a first lateral surface and a second lateral surface. The first lateral surface and the second lateral surface connect an upper surface and a lower surface. A first lead (120) is extended from the upper surface of the substrate to the lower surface via the first lateral surface. A second lead (130) is extended from the upper surface of the substrate to the lower surface via the second lateral surface. A first groove and a second groove are formed in the first lateral surface and the second lateral surface respectively.
摘要翻译：目的：提供LED封装，以通过使用陶瓷基板简化制造工艺并提高器件性能。构成：衬底（110）包括第一侧表面和第二侧表面。第一侧表面和第二侧表面连接上表面和下表面。第一引线（120）经由第一侧表面从基板的上表面延伸到下表面。第二引线（130）经由第二侧表面从基板的上表面延伸到下表面。第一槽和第二槽分别形成在第一侧表面和第二侧表面中。

14. 发明公开

KR1020130012500A 칩 패키지 구조물 및 그 제조 방법 无效
标题翻译：芯片包装结构及其制造方法
公开(公告)号：KR1020130012500A
公开(公告)日：2013-02-04
申请号：KR1020110073772
申请日：2011-07-25
申请人： 삼성전자주식회사
发明人： 이백우 , 신형재
IPC分类号： H01L25/16 , H01L23/12
CPC分类号： H01L23/13 , H01L21/563 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/0655 , H01L25/0657 , H01L2224/0401 , H01L2224/04042 , H01L2224/13111 , H01L2224/13113 , H01L2224/13116 , H01L2224/1312 , H01L2224/13139 , H01L2224/13147 , H01L2224/16238 , H01L2224/26175 , H01L2224/27013 , H01L2224/2919 , H01L2224/32225 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/83192 , H01L2224/83385 , H01L2224/92125 , H01L2224/92247 , H01L2224/97 , H01L2924/01013 , H01L2924/01014 , H01L2924/01029 , H01L2924/01047 , H01L2924/0132 , H01L2924/10253 , H01L2924/12042 , H01L2924/1461 , H01L2924/15159 , H01L2924/157 , H01L2924/15747 , H01L2924/15787 , H01L2924/01079 , H01L2924/00014 , H01L2924/00012 , H01L2224/16225 , H01L2924/00 , H01L2924/0665 , H01L2224/81 , H01L2224/83
摘要： PURPOSE: A chip package structure and a manufacturing method thereof are provided to reduce a distance between chips formed on a substrate and to improve the degree of integration thereof. CONSTITUTION: A bonding layer(130) is formed on a substrate(110). Multiple chips(140) are adhered to the substrate by using the bonding layer. Multiple grooves(120) are formed between a bonding pad(115) of the substrate and the chip. A groove includes a first groove and multiple second grooves. At least one bonding pad(145) is formed on the chips. The bonding pads are electrically connected to wires(150).
摘要翻译：目的：提供一种芯片封装结构及其制造方法，以减小形成在基板上的芯片之间的距离并提高其集成度。构成：在基板（110）上形成接合层（130）。多个芯片（140）通过使用粘合层粘合到基板上。在衬底的焊盘（115）和芯片之间形成多个凹槽（120）。凹槽包括第一凹槽和多个第二凹槽。在芯片上形成至少一个焊盘（145）。接合焊盘电连接到电线（150）。

15. 发明授权

KR101171512B1 반도체 패키지의 제조 방법 失效
公开(公告)号：KR101171512B1
公开(公告)日：2012-08-06
申请号：KR1020100054006
申请日：2010-06-08
申请人： 삼성전기주식회사
发明人： 김정우
IPC分类号： H01L23/28 , H05K9/00 , H01L23/12
CPC分类号： H01L23/13 , H01L21/561 , H01L23/3121 , H01L23/49827 , H01L23/552 , H01L24/97 , H01L2224/16225 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/15159 , H01L2924/15787 , H01L2924/181 , H01L2924/19105 , H01L2224/81 , H01L2924/00 , H01L2924/00012
摘要： 본 발명은 반도체 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 반도체 패키지 및 그의 제조 방법에 관한 것이다. 이를 위한 본 발명에 따른 반도체 패키지의 제조 방법은 적어도 하나의 캐비티가 형성되고, 캐비티 내부에 전극이 형성된 기판을 준비하는 단계, 기판의 상면에 전자 부품을 실장하는 단계, 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계, 및 몰드부의 외부면에 형성되며 캐비티 내부의 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.

16. 发明授权

KR101150489B1 반도체패키지 및 그 제조방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101150489B1
公开(公告)日：2012-05-31
申请号：KR1020100052456
申请日：2010-06-03
申请人： 삼성전기주식회사
发明人： 최원 , 윤경로
IPC分类号： H01L23/04
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/83385 , H01L2924/15159 , H01L2924/15321 , H01L2924/00012
摘要： 반도체패키지 및 그 제조방법이 개시된다. 반도체칩이 실장된 제1기판 및 코어(Core)를 구비한 제2기판을 제공하는 단계, 제2기판의 일면 및 코어를 제거하여 반도체칩에 상응하는 캐비티(Cavity)를 형성하는 단계, 반도체칩이 캐비티에 수용되도록 제1기판에 제2기판을 적층하는 단계를 포함하는 반도체패키지 제조방법은, 기판에 반도체칩과 충돌을 피할 수 있는 캐비티를 형성하여 기판 간의 필요한 간격을 확보할 수 있으며, 캐비티를 형성하고도 기판의 강성을 유지할 수 있다.
摘要翻译：公开了一种半导体封装及其制造方法。提供其上安装有半导体芯片的第一衬底和具有芯的第二衬底;去除第二衬底的一个表面和芯以形成对应于半导体芯片的空腔; 以及在所述第一基板上堆叠第二基板以容纳在所述空腔中的步骤，其中在所述基板上形成能够避免与所述半导体芯片碰撞的空腔，以确保所述基板之间的必要间隙，基材的刚性可以保持。

17. 发明公开

KR1020110132874A 반도체패키지 및 그 제조방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020110132874A
公开(公告)日：2011-12-09
申请号：KR1020100052456
申请日：2010-06-03
申请人： 삼성전기주식회사
发明人： 최원 , 윤경로
IPC分类号： H01L23/04
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/83385 , H01L2924/15159 , H01L2924/15321 , H01L2924/00012
摘要： PURPOSE: A semiconductor package and a manufacturing method thereof are provided to secure a necessary interval between substrates by forming a cavity capable of avoiding the conflict of a semiconductor chip and a substrate. CONSTITUTION: A second substrate(200) which includes first substrate(100) and a core(210) is provided. The core comprises a metal core. The metal core is exposed by eliminating one side of the second substrate as a form corresponding to a semiconductor chip using a laser drill process. The metal core which is exposed is eliminated by etching. A cavity(215) corresponding to the semiconductor chip is formed. A solder bump is laminated on the first substrate. The second substrate is laminated on the first substrate in order to accept the semiconductor chip in the cavity. The semiconductor chip is mounted in the first substrate.
摘要翻译：目的：提供半导体封装及其制造方法，以通过形成能够避免半导体芯片和基板的冲突的空腔来确保基板之间的必要间隔。构成：提供包括第一基板（100）和芯部（210）的第二基板（200）。芯包括金属芯。通过使用激光钻孔工艺将对应于半导体芯片的形式除去第二基板的一侧来暴露金属芯。通过蚀刻消除暴露的金属芯。形成对应于半导体芯片的空腔（215）。在第一基板上层叠焊料凸块。为了接受空腔中的半导体芯片，将第二基板层叠在第一基板上。半导体芯片安装在第一基板中。

18. 发明授权

KR101088822B1 반도체 패키지 有权
公开(公告)号：KR101088822B1
公开(公告)日：2011-12-01
申请号：KR1020090073509
申请日：2009-08-10
申请人： 에스케이하이닉스 주식회사
发明人： 김기영 , 현성호 , 박명근 , 이웅선
IPC分类号： H01L23/48
CPC分类号： H01L23/3114 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/92 , H01L25/0657 , H01L25/105 , H01L2224/16 , H01L2224/24145 , H01L2224/32145 , H01L2224/32225 , H01L2224/48095 , H01L2224/4847 , H01L2224/4911 , H01L2224/49176 , H01L2224/83101 , H01L2224/83191 , H01L2224/92 , H01L2225/0651 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06551 , H01L2924/00014 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/15153 , H01L2924/15159 , H01L2924/15165 , H01L2924/15184 , H01L2924/15311 , H01L2924/181 , H01L2224/85 , H01L2224/82 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
摘要： 반도체 패키지가 개시되어 있다. 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 및 제2 면들을 연결하는 측면을 갖고, 상기 제1 면 상에 배치된 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩의 제1 면을 덮고 상기 반도체 칩의 상기 측면은 노출하는 몰딩 부재 및 상기 각 본딩 패드들과 전기적으로 접속되는 제1 단부 및 상기 제1 단부와 연결되며 상기 몰딩 부재 내부를 통과하여 상기 몰딩 부재의 측면으로 노출되는 제2 단부를 갖는 본딩 부재를 포함하며, 상기 본딩 부재는 띠 형상을 갖는 도전성 리드 프레임을 포함하는 것을 특징으로 한다.

19. 实用新型

KR2020090008341U 멀티-칩 패키지 구조 有权
标题翻译：多芯片包装结构
公开(公告)号：KR2020090008341U
公开(公告)日：2009-08-19
申请号：KR2020080005151
申请日：2008-04-18
申请人： 오리엔트 세미컨덕터 일렉트로닉스 리미티드
发明人： 퉁유에-밍 , 양치아-밍 , 린슈-휴이 , 쿠오야-웬 , 성미엔-팡
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/4824 , H01L2224/73265 , H01L2924/15153 , H01L2924/15159 , H01L2924/15311 , H01L2924/19105 , H01L2924/00 , H01L2924/00014
摘要： 멀티-칩 패키지 구조를 개시한다. 멀티-칩 구조는, 기판, DRAM 칩, 플래시 메모리칩, 제1 패키지 본체, 제2 패키지 본체, 및 복수의 솔더볼을 포함한다. DRAM 칩 및 플래시 메모리칩은 그 순서대로 기판 상에 적층된다. 제1 패키지 본체가 기판의 제1 표면 상에 형성되고, DRAM 칩 및 플래시 메모리칩을 밀봉한다. 제2 패키지 본체가 관통공을 밀봉한다. 기판의 제2 표면에는 솔더볼이 배치된다.
인쇄 회로 기판, 메모리칩, 계단부, 접속 배선, 솔더볼

20. 发明授权

KR100863364B1 ＷＬＰ의 패키지 분리방법 失效
标题翻译：分离WLP封装的方法
公开(公告)号：KR100863364B1
公开(公告)日：2008-10-13
申请号：KR1020060093551
申请日：2006-09-26
申请人： 어드벤스드 칩 엔지니어링 테크놀로지, 인크.
发明人： 양웬-쿤 , 유천후이 , 창주이-흐시엔 , 흐수흐시엔-웬
IPC分类号： H01L21/78
CPC分类号： H01L23/562 , H01L21/78 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/82 , H01L24/97 , H01L2221/68377 , H01L2224/2402 , H01L2224/24226 , H01L2224/32225 , H01L2224/73267 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01094 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15159 , H01L2924/15311 , H01L2224/82 , H01L2924/00
摘要： 본 발명은 반도체 장치 패키지 싱귤레이션 방법을 제공한다. 이러한 방법은 다이싱될 표시선을 마킹하기 위하여 웨이퍼의 기판의 후방면에 포토 에폭시층을 프린트하는 단계를 포함한다. 그후, 포토 에폭시층에서 마킹을 따라 기판을 에칭하는 단계가 실행된다. 전형적인 아트 디자인용 칼로 패널을 각각의 패키지로 다이싱하는 단계는 각각의 다이에서 거친 엣지를 피할 수 있을 뿐만 아니라 싱귤레이션 처리과정의 비용을 절감할 수 있다.
집적회로, 버퍼층, 에칭, 절단선, 홈, 포토 에폭시, 볼, 다이, 전기연결부

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式