专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020130030054A 인쇄회로기판 및 그 제조방법 审中-实审
标题翻译：印刷电路板及其制造方法
公开(公告)号：KR1020130030054A
公开(公告)日：2013-03-26
申请号：KR1020110093562
申请日：2011-09-16
申请人： 삼성전기주식회사
发明人： 이승주 , 김영지 , 장진혁 , 최원
IPC分类号： H05K3/46 , H01L23/12
摘要： PURPOSE: A printed circuit board and a manufacturing method thereof are provided to prevent a short between a circuit pattern and a connection pad by using a flip chip bonding method. CONSTITUTION: A circuit layer(120) includes a circuit pattern(121) and a connection pad(122). The circuit pattern and the connection pad are formed on one side of a base substrate(110). A first solder resist layer(130) has a first open part to expose the connection pad. A second solder resist layer(140) is formed on the base substrate including the first solder resist layer. The second solder resist layer has a second open part to expose a part of the upper side of the connection pad.
摘要翻译：目的：提供印刷电路板及其制造方法，以通过使用倒装芯片接合方法来防止电路图案和连接焊盘之间的短路。构成：电路层（120）包括电路图案（121）和连接垫（122）。电路图案和连接焊盘形成在基底（110）的一侧。第一阻焊层（130）具有第一开口部分以暴露连接焊盘。在包括第一阻焊层的基底基板上形成第二阻焊层（140）。第二阻焊层具有第二开口部分以暴露连接焊盘的上侧的一部分。

2. 发明公开

KR1020110069591A 패키지 기판 및 패키지 기판의 제조방법 有权
标题翻译：印刷电路板和制造印刷电路板的方法
公开(公告)号：KR1020110069591A
公开(公告)日：2011-06-23
申请号：KR1020090126387
申请日：2009-12-17
申请人： 삼성전기주식회사
发明人： 최원
IPC分类号： H01L21/60
摘要： PURPOSE: A package substrate and a manufacturing method thereof are provided to form a package with smooth connection by preventing a top ball from being separated from a top package substrate. CONSTITUTION: A first pad(111) is formed on the surface of an insulator(110). A second pad is separated from the first pad on the surface of the insulator. A solder resist(120) covers a circuit pattern to prevent the oxidation of a circuit pattern. A second solder resist(130) is laminated on the first solder resist and is adjacent to the first pad. A top ball pad(140) is filled in a cavity.
摘要翻译：目的：提供封装基板及其制造方法，通过防止顶部球从顶部封装基板分离而形成具有平滑连接的封装。构成：在绝缘体（110）的表面上形成第一焊盘（111）。第二焊盘与绝缘体表面上的第一焊盘分离。阻焊剂（120）覆盖电路图案以防止电路图案的氧化。第二阻焊剂层叠在第一阻焊层上并与第一焊盘相邻。顶部球垫（140）填充在空腔中。

3. 发明授权

KR101627244B1 반도체 패키지 有权
标题翻译：半导体公司
公开(公告)号：KR101627244B1
公开(公告)日：2016-06-03
申请号：KR1020130162292
申请日：2013-12-24
申请人： 삼성전기주식회사
发明人： 최원 , 김영훈 , 박현경
IPC分类号： H01L23/12
CPC分类号： H05K3/4007 , H01L2224/16 , H01L2224/16227 , H01L2224/26175 , H01L2224/73204 , H01L2224/81191 , H01L2924/00014 , H05K1/144 , H05K3/368 , H05K2201/042 , H05K2203/041 , H01L2224/0401
摘要： 본발명은적층기판의층간접합을안정적으로구현할수 있도록회로패턴과연결되도록칩모듈이실장된하부패키지; 상기하부패키지에적층되며, 전기소자가실장된상부패키지; 상기하부패키지및 상부패키지를전기적으로연결하는솔더볼의선단부를수용하며결합된범프; 를포함할수 있다.

4. 发明授权

KR101046713B1 패키지 기판 및 패키지 기판의 제조방법 有权
标题翻译：封装基板及封装基板的制造方法
公开(公告)号：KR101046713B1
公开(公告)日：2011-07-06
申请号：KR1020090126387
申请日：2009-12-17
申请人： 삼성전기주식회사
发明人： 최원
IPC分类号： H01L21/60
摘要： 패키지 기판 및 패키지 기판의 제조방법이 개시된다. 절연체; 상기 절연체의 표면에 형성되는 제1 패드; 상기 절연체의 표면에 상기 제1 패드와 이격되게 형성되는 제2 패드; 상기 절연체에 상기 제1 패드 및 상기 제2 패드가 개방되게 적층되는 제1 솔더레지스트; 상기 제1 패드의 상부에 캐비티가 형성되도록, 상기 제1 패드에 인접하게 상기 제1 솔더레지스트에 적층되는 제2 솔더레지스트; 및 상기 캐비티 내에 충전되는 탑볼패드를 포함하는 패키지 기판은, 탑볼의 위치를 높일 수 있어, 탑볼과 탑볼 사이의 이격거리가 미세화되어도 탑 패키기 기판이 탑볼과 떨어지는 것을 방지할 수 있으므로, 탑 패키지 기판과의 전기적 접속이 원활히 형성될 수 있다.
패키지 기판, 탑볼
摘要翻译：公开了制造封装衬底和封装衬底的方法。绝缘子; 形成在绝缘体表面上的第一焊盘; 第二焊盘，形成在绝缘体的表面上以与第一焊盘间隔开; 第一阻焊剂层压在绝缘体上，使得第一焊盘和第二焊盘打开; 将第二阻焊剂层压在与第一焊盘相邻的第一阻焊剂上，使得在第一焊盘上形成空腔; 与封装基板，所以能够提高tapbol的位置时，即使该改进是可从落下和tapbol，包括tapbol垫顶部封装基底被填充在腔体可以防止tapbol和tapbol由于塔指点面板基板之间的间距可以顺利形成。

5. 发明公开

KR1020150074472A 반도체 패키지 有权
标题翻译： SEMICONDUCTOR PAKAGE
公开(公告)号：KR1020150074472A
公开(公告)日：2015-07-02
申请号：KR1020130162292
申请日：2013-12-24
申请人： 삼성전기주식회사
发明人： 최원 , 김영훈 , 박현경
IPC分类号： H01L23/12
CPC分类号： H05K3/4007 , H01L2224/16 , H01L2224/16227 , H01L2224/26175 , H01L2224/73204 , H01L2224/81191 , H01L2924/00014 , H05K1/144 , H05K3/368 , H05K2201/042 , H05K2203/041 , H01L2224/0401
摘要： 본발명은적층기판의층간접합을안정적으로구현할수 있도록회로패턴과연결되도록칩모듈이실장된하부패키지; 상기하부패키지에적층되며, 전기소자가실장된상부패키지; 상기하부패키지및 상부패키지를전기적으로연결하는솔더볼의선단부를수용하며결합된범프; 를포함할수 있다.
摘要翻译：本发明包括安装芯片模块以连接到电路图案的底部封装，堆叠在底部封装上并安装电子装置的顶部封装以及组合以接收焊料前端的凸块球以电连接底部封装和顶部封装，用于稳定地实现堆叠衬底的层间结。

6. 发明公开

KR1020130030988A 인쇄회로기판의 제조방법 无效
标题翻译：印刷电路板的制造方法
公开(公告)号：KR1020130030988A
公开(公告)日：2013-03-28
申请号：KR1020110094626
申请日：2011-09-20
申请人： 삼성전기주식회사
发明人： 최원 , 윤경로 , 장진혁
IPC分类号： H05K3/40 , H05K3/46
摘要： PURPOSE: A manufacturing method of a printed circuit board is provided to reduce a processing time by omitting a plating process by forming a via using a metal ball. CONSTITUTION: A base substrate(110) is prepared on one side. A circuit layer(120) including a circuit pattern and an insulation layer(130) are formed on the base substrate. A via hole is formed in the insulation layer. A metal ball(140) for a via is disposed in the via hole. A via is formed through heating of the metal ball for a via.
摘要翻译：目的：提供一种印刷电路板的制造方法，通过使用金属球形成通孔来省略电镀处理来缩短处理时间。构成：在一侧准备基底（110）。包括电路图案和绝缘层（130）的电路层（120）形成在基底基板上。在绝缘层中形成通孔。用于通孔的金属球（140）设置在通孔中。通过用于通孔的金属球的加热形成通孔。

7. 发明授权

KR101150489B1 반도체패키지 및 그 제조방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101150489B1
公开(公告)日：2012-05-31
申请号：KR1020100052456
申请日：2010-06-03
申请人： 삼성전기주식회사
发明人： 최원 , 윤경로
IPC分类号： H01L23/04
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/83385 , H01L2924/15159 , H01L2924/15321 , H01L2924/00012
摘要： 반도체패키지 및 그 제조방법이 개시된다. 반도체칩이 실장된 제1기판 및 코어(Core)를 구비한 제2기판을 제공하는 단계, 제2기판의 일면 및 코어를 제거하여 반도체칩에 상응하는 캐비티(Cavity)를 형성하는 단계, 반도체칩이 캐비티에 수용되도록 제1기판에 제2기판을 적층하는 단계를 포함하는 반도체패키지 제조방법은, 기판에 반도체칩과 충돌을 피할 수 있는 캐비티를 형성하여 기판 간의 필요한 간격을 확보할 수 있으며, 캐비티를 형성하고도 기판의 강성을 유지할 수 있다.
摘要翻译：公开了一种半导体封装及其制造方法。提供其上安装有半导体芯片的第一衬底和具有芯的第二衬底;去除第二衬底的一个表面和芯以形成对应于半导体芯片的空腔; 以及在所述第一基板上堆叠第二基板以容纳在所述空腔中的步骤，其中在所述基板上形成能够避免与所述半导体芯片碰撞的空腔，以确保所述基板之间的必要间隙，基材的刚性可以保持。

8. 发明公开

KR1020110132874A 반도체패키지 및 그 제조방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020110132874A
公开(公告)日：2011-12-09
申请号：KR1020100052456
申请日：2010-06-03
申请人： 삼성전기주식회사
发明人： 최원 , 윤경로
IPC分类号： H01L23/04
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/83385 , H01L2924/15159 , H01L2924/15321 , H01L2924/00012
摘要： PURPOSE: A semiconductor package and a manufacturing method thereof are provided to secure a necessary interval between substrates by forming a cavity capable of avoiding the conflict of a semiconductor chip and a substrate. CONSTITUTION: A second substrate(200) which includes first substrate(100) and a core(210) is provided. The core comprises a metal core. The metal core is exposed by eliminating one side of the second substrate as a form corresponding to a semiconductor chip using a laser drill process. The metal core which is exposed is eliminated by etching. A cavity(215) corresponding to the semiconductor chip is formed. A solder bump is laminated on the first substrate. The second substrate is laminated on the first substrate in order to accept the semiconductor chip in the cavity. The semiconductor chip is mounted in the first substrate.
摘要翻译：目的：提供半导体封装及其制造方法，以通过形成能够避免半导体芯片和基板的冲突的空腔来确保基板之间的必要间隔。构成：提供包括第一基板（100）和芯部（210）的第二基板（200）。芯包括金属芯。通过使用激光钻孔工艺将对应于半导体芯片的形式除去第二基板的一侧来暴露金属芯。通过蚀刻消除暴露的金属芯。形成对应于半导体芯片的空腔（215）。在第一基板上层叠焊料凸块。为了接受空腔中的半导体芯片，将第二基板层叠在第一基板上。半导体芯片安装在第一基板中。

9. 发明授权

KR101531101B1 인쇄회로기판의 제조방법 有权
标题翻译：印刷电路板制造方法
公开(公告)号：KR101531101B1
公开(公告)日：2015-06-23
申请号：KR1020130117969
申请日：2013-10-02
申请人： 삼성전기주식회사
发明人： 최원 , 오화섭
IPC分类号： H01L21/60
CPC分类号： H01L2224/11
摘要： 본발명은인쇄회로기판의제조방법에관한것이다. 본발명의일 실시예에따른인쇄회로기판의제조방법은접속패드및 회로패턴을포함하는회로층을갖는기판을준비하는단계, 기판상에접속패드가노출되는제1 오픈부와회로패턴이노출되는제2 오픈부를포함하는제1 레지스트를형성하는단계, 제2 오픈부에제2 레지스트를형성하는단계, 제1 오픈부가노출되도록제3 레지스트를형성하는단계및 노출된제1 오픈부에도금충진하여메탈포스트를형성하는단계를포함한다.

10. 发明公开

KR1020150039420A 인쇄회로기판의 제조방법 有权
标题翻译：印刷电路板制造方法
公开(公告)号：KR1020150039420A
公开(公告)日：2015-04-10
申请号：KR1020130117969
申请日：2013-10-02
申请人： 삼성전기주식회사
发明人： 최원 , 오화섭
IPC分类号： H01L21/60
CPC分类号： H01L2224/11
摘要： 본발명은인쇄회로기판의제조방법에관한것이다. 본발명의일 실시예에따른인쇄회로기판의제조방법은접속패드및 회로패턴을포함하는회로층을갖는기판을준비하는단계, 기판상에접속패드가노출되는제1 오픈부와회로패턴이노출되는제2 오픈부를포함하는제1 레지스트를형성하는단계, 제2 오픈부에제2 레지스트를형성하는단계, 제1 오픈부가노출되도록제3 레지스트를형성하는단계및 노출된제1 오픈부에도금충진하여메탈포스트를형성하는단계를포함한다.
摘要翻译：本发明涉及印刷电路板的制造方法。根据本发明的一个实施例的制造印刷电路板的方法包括以下步骤：制备具有包括电路图案和连接焊盘的电路层的衬底; 形成第一抗蚀剂，其包括第一开口部分以暴露所述连接焊盘和第二开口部分以暴露所述衬底上的所述电路图案; 在所述第二开口部上形成第二抗蚀剂; 形成第三抗蚀剂以暴露第一开口部分; 并通过电镀和填充暴露的第一开口部分形成金属柱。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式