专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR100136935B1 메모리 소자의 제조방법 失效
标题翻译：制造存储器件的方法
公开(公告)号：KR100136935B1
公开(公告)日：1998-04-24
申请号：KR1019940008466
申请日：1994-04-21
申请人： 현대반도체 주식회사
发明人： 황현상
IPC分类号： H01L29/78 , H01L27/108
CPC分类号： H01L21/02233 , H01L21/02299 , H01L21/31658 , H01L21/823462 , H01L27/088 , H01L27/105 , Y10S148/116 , Y10S148/117 , Y10S148/163 , Y10S438/981
摘要： 본 발명은 셀영역의 게이트 산화막보다 주변영역이 게이트 산화막보다 두껍게 형성하여 셀영역의 신뢰성 및 주변영역의 구동능력을 향상시킬 수 있는 메모리의 소자의 제조방법에 관한 것이다.
메모리 소자의 제조방법은 제1도전형의 반도체 기판상에 필드산화막을 형성하여 주변영역과 셀영역을 한정하는 스텝과 한번의 산화공정으로 주변영역과 셀영역에 해당하는 기판상에 서로 다른 두께를 갖는 게이트 산화막을 형성하는 스텝과, 주변영역과 셀영역의 게이트산화막상에 게이트를 형성하는 스텝과 게이트를 마스크로 해당하는 기판으로 불순물을 이온주입하여 주변영역의 고농도 소오스/드레인영역과 셀영역 고농도 소오스/드레인영역을 형성하여 주변영역의 모스 트랜지스터와 셀영역의 모스트랜지스터를 형성하는 스텝을 포함한다.

12. 发明授权

KR1019960008733B1 반도체 기체 및 그 제조방법과 그 반도체 기체를 사용한 반도체 장치 失效
标题翻译：具有不同方位的元素形成表面的半导体体
公开(公告)号：KR1019960008733B1
公开(公告)日：1996-06-29
申请号：KR1019920017763
申请日：1992-09-29
申请人： 가부시끼가이샤 도시바
发明人： 요시카와스수무 , 수도아키라
IPC分类号： H01L27/92
CPC分类号： H01L21/02238 , H01L21/02255 , H01L21/187 , H01L21/31658 , H01L21/76205 , H01L21/76294 , H01L21/823892 , H01L27/0928 , H01L27/11

13. 发明授权

KR101245899B1 탄화규소 반도체 장치의 제조 방법 失效
标题翻译：制造碳化硅半导体器件的方法
公开(公告)号：KR101245899B1
公开(公告)日：2013-03-20
申请号：KR1020087020559
申请日：2006-12-06
申请人： 스미토모덴키고교가부시키가이샤
发明人： 마스다다케요시
IPC分类号： H01L21/336 , H01L21/3065
CPC分类号： H01L29/7802 , H01J37/3244 , H01L21/02164 , H01L21/02236 , H01L21/02255 , H01L21/0234 , H01L21/049 , H01L21/3147 , H01L21/3148 , H01L21/31658 , H01L29/1608 , H01L29/518 , H01L29/66068
摘要： 본 발명은 게이트 절연막(20)과 탄화규소층(11)과의 계면 영역에 있어서의 계면 준위 밀도가 작은 탄화규소 반도체 장치의 제조 방법을 제공한다. 4H-SiC 기판(10) 상에 에피택셜 성장층(11)을 성장시킨 후, 이온 주입을 행하여, 이온 주입층인 p웰 영역(12), 소스 영역(13), P
+ 컨택트 영역(15)을 형성한다. 그 후, 열산화 또는 CVD에 의해, p웰 영역(12), 소스 영역(13), P
+ 컨택트 영역(15) 상에, 실리콘 산화막으로 이루어지는 게이트 절연막(20)을 형성한다. 그리고, 산소 및 질소 중 적어도 어느 한쪽을 포함하는 가스인, N
2 O를 포함하는 가스를 이용하여 플라즈마를 발생시켜, 게이트 절연막(20)을 플라즈마에 노출시킨다.

14. 发明授权

KR100925310B1 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ＳＧＯＩ웨이퍼를 형성하는 방법 失效
标题翻译：形成具有高松弛和低堆叠故障缺陷密度的薄SGOI波形的方法
公开(公告)号：KR100925310B1
公开(公告)日：2009-11-04
申请号：KR1020067013849
申请日：2004-01-16
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 첸,후아지에 , 베델,스테핀,떠블류. , 사다나,데벤드라,케이. , 모쿠타,댄,엠.
IPC分类号： H01L21/20 , H01L27/12
CPC分类号： H01L21/76256 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02664 , H01L21/31658 , H01L21/84 , H01L29/1054 , H01L29/78687
摘要： 실리콘 게르마늄 온 절연체 (SGOI) 구조물을 형성하는 방법. SiGe 층(104)이 SOI 웨이퍼(102, 100) 상에 증착된다 (300). SiGe 및 Si 층의 열적 혼합이 실행되어 (302) 고 완화율 및 저 적층 결함 밀도를 갖는 두꺼운 SGOI(106)를 형성한다. 다음에 SiGe 층(110)은 원하는 최종 두께로 박막화된다 (306). Ge 농도, 완화양 및 적층 결함 밀도는 박막화 프로세스에 의해서 변경되지 않는다. 따라서 고 완화율과 저 적층 결함 밀도를 갖는 얇은 SGOI 막이 성취된다. 다음에 Si 층(112)이 SGOI 웨이퍼 상에 증착된다. 박막화 방법은 저온 (550-700℃)의 HIPOX 또는 증기 산화, 에피택시 챔버 내에서의 HCl 에칭, 또는 CMP를 포함한다. HIPOX 또는 증기 산화 박막화로 인한 거친 SiGe 표면은 터치-업 CMP, 변형된 Si 증착 동안의 수소 베이크 및 SiGe 버퍼층 성장, HCl, DCS 및 GeH
4 의 가스 혼합물로 수소 분위기에서 웨이퍼 가열을 행하는 것으로 평활화된다.
SiGe-온-절연체 (SGOI), Si-온-절연체 (SOI), 열적 혼합, 적층 결함 밀도, 완화된 SiGe 층

15. 发明授权

KR100639147B1 플라즈마 처리 방법 有权
标题翻译：等离子处理方法
公开(公告)号：KR100639147B1
公开(公告)日：2006-10-31
申请号：KR1020057025306
申请日：2002-01-25
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 수가와라다쿠야 , 나카니시도시오 , 오자키시게노리 , 마츠야마세이지 , 무라카와시게미 , 다다요시히데
IPC分类号： H01L21/3105
CPC分类号： C23C16/56 , C23C16/401 , C23C16/402 , H01J37/3222 , H01J37/3244 , H01L21/02164 , H01L21/02238 , H01L21/02252 , H01L21/02255 , H01L21/02271 , H01L21/0234 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28273 , H01L21/3105 , H01L21/31604 , H01L21/31612 , H01L21/31658 , H01L21/31662 , H01L21/76826 , H01L21/76828 , H01L29/517 , H01L29/518
摘要： 본 발명은 전기적 특성이 우수한 절연층이나 반도체층을 구비한 고품질의 MOS형 반도체 등의 전자 디바이스 재료의 제조 방법을 제공하는 것을 목적으로 한다. 단결정 실리콘을 주성분으로 하는 피처리 기체 상에 CVD 처리를 실시하여 절연막을 형성하는 공정과, 상기 피처리 기체를, 복수의 슬롯이 있는 평면 안테나 부재(SPA)를 통해 처리 가스에 마이크로파를 조사함으로써 생성한 플라즈마에 노출시키고, 이 플라즈마를 이용하여 상기 절연막을 개질하는 공정을 포함한다.
마이크로파, 플라즈마, 절연층, CVD 처리
摘要翻译：本发明的一个目的是提供一种制造诸如具有绝缘层或电特性优异的半导体层的高质量MOS半导体的电子器件材料的方法。生成使用CVD工艺的一个步骤上，其主要组件是一个单晶硅通过经由平面天线部件（SPA）中的多个狭槽照射微波于所述处理气体形成的绝缘膜，所述目标衬底，目标气体进行以及通过使用等离子体来改性绝缘膜的步骤。

16. 发明授权

KR100551650B1 반도체 집적 회로 장치의 제조 방법 有权
公开(公告)号：KR100551650B1
公开(公告)日：2006-02-13
申请号：KR1019997008059
申请日：1998-03-04
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 다나베,요시까즈 , 사까이,사또시 , 나쯔아끼,노부요시
IPC分类号： H01L21/336
CPC分类号： H01L21/31662 , H01L21/02052 , H01L21/02238 , H01L21/02255 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3144 , H01L21/31658 , H01L21/67109 , H01L21/67167 , H01L21/67173 , H01L21/67213 , H01L21/67219 , H01L21/823807 , H01L21/823814 , H01L21/823857 , H01L29/42364 , H01L29/518 , Y10S148/023 , Y10S148/116 , Y10S438/935
摘要： 본원 발명의 반도체 집적 회로 장치의 제조 방법은, 촉매 작용에 의해서 수소와 산소로부터 생성시킨 물을 저농도로 포함하는 산화종을 반도체 웨이퍼의 주요면 또는 그 근방에 공급하고, 산화막 형성의 재현성 및 산화막 두께의 균일성이 확보될 수 있을 정도의 산화막 성장 속도로 반도체 웨이퍼의 주요면에, MOS 트랜지스터의 게이트 절연막이 되는 막 두께 5㎜ 이하의 얇은 산화막을 형성한다.
반도체 장치 제조 방법, MOSFET, 게이트 산화막, 산화, 촉매 작용

17. 发明授权

KR100544258B1 반도체 집적 회로 장치의 제조 방법 有权
公开(公告)号：KR100544258B1
公开(公告)日：2006-01-23
申请号：KR1020057019432
申请日：1998-03-04
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 다나베,요시까즈 , 사까이,사또시 , 나쯔아끼,노부요시
IPC分类号： H01L21/336
CPC分类号： H01L21/31662 , H01L21/02052 , H01L21/02238 , H01L21/02255 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3144 , H01L21/31658 , H01L21/67109 , H01L21/67167 , H01L21/67173 , H01L21/67213 , H01L21/67219 , H01L21/823807 , H01L21/823814 , H01L21/823857 , H01L29/42364 , H01L29/518 , Y10S148/023 , Y10S148/116 , Y10S438/935
摘要： 본원 발명의 반도체 집적 회로 장치의 제조 방법은, 촉매 작용에 의해서 수소와 산소로부터 생성시킨 물을 저농도로 포함하는 산화종을 반도체 웨이퍼의 주요면 또는 그 근방에 공급하고, 산화막 형성의 재현성 및 산화막 두께의 균일성이 확보될 수 있을 정도의 산화막 성장 속도로 반도체 웨이퍼의 주요면에, MOS 트랜지스터의 게이트 절연막이 되는 막 두께 5㎜ 이하의 얇은 산화막을 형성한다.
반도체 장치 제조 방법, MOSFET, 게이트 산화막, 산화, 촉매 작용

18. 发明公开

KR1020060006109A 플라즈마 처리 방법 有权
标题翻译：等离子体处理方法
公开(公告)号：KR1020060006109A
公开(公告)日：2006-01-18
申请号：KR1020057025306
申请日：2002-01-25
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 수가와라다쿠야 , 나카니시도시오 , 오자키시게노리 , 마츠야마세이지 , 무라카와시게미 , 다다요시히데
IPC分类号： H01L21/3105
CPC分类号： C23C16/56 , C23C16/401 , C23C16/402 , H01J37/3222 , H01J37/3244 , H01L21/02164 , H01L21/02238 , H01L21/02252 , H01L21/02255 , H01L21/02271 , H01L21/0234 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28273 , H01L21/3105 , H01L21/31604 , H01L21/31612 , H01L21/31658 , H01L21/31662 , H01L21/76826 , H01L21/76828 , H01L29/517 , H01L29/518
摘要： A method of producing an electronic device material such as an insulating layer excellent in electric characteristics and a high-quality MOS semiconductor provided with a semiconductor layer, the method comprising the step of carrying out a CVD treating on a substrate to be treated mainly containing single-crystal silicon to form an insulting film, and the step of exposing the substrate to be treated to plasma generated by irradiating a treating gas with a microwave via a flat antenna member (SPA) having a plurality of slots to modify the insulating film using this plasma.
摘要翻译：一种制造电性特性优异的绝缘层的电子器件材料的制造方法以及具备半导体层的高质量的MOS半导体，该方法包括以下步骤：在主要含有单体的被处理基板上进行CVD处理晶体硅以形成绝缘膜，以及通过经由具有多个槽的平坦天线构件（SPA）用微波照射处理气体而将待处理的基板暴露于等离子体的步骤，以使用该平坦天线构件等离子体。

19. 发明公开

KR1020050016682A 피처리체의 산화방법 有权
标题翻译：氧化要处理的会员的方法
公开(公告)号：KR1020050016682A
公开(公告)日：2005-02-21
申请号：KR1020047021595
申请日：2003-07-07
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 니시타다쓰오 , 요네카와쓰카사 , 스즈키게이스케 , 사토도루
IPC分类号： H01L21/316 , H01L21/31 , H01L21/324
CPC分类号： H01L21/02238 , H01L21/02233 , H01L21/02255 , H01L21/31658
摘要： 질화막을 열산화함으로써 막질이 양호한 산화막 및 질화막과 산화막의 적층구조를 얻는 것이 가능한 피처리체의 산화방법을 제공한다.
한번에 복수 매의 피처리체(W)를 수용할 수 있는 처리용기(8)내에서, 표면에 적어도 질화막이 노출하고 있는 피처리체의 표면을 산화하는 산화방법에 있어서, 진공분위기하에서 수산기 활성종과 산소 활성종을 주체로 하여 사용함과 동시에, 프로세스압력을 133Pa 이하로 설정하고, 또한 프로세스온도를 400℃ 이상으로 설정하여 상기 산화를 행한다. 이에 따라 복수 매의 피처리체의 표면의 질화막을 산화하는 것에 있어서, 면간 균일성이 높게 유지되고, 더구나 막질이 양호한 산화막을 얻는다.

20. 发明公开

KR1020040107427A 반도체 장치 및 그 제조 방법 无效
标题翻译：具有改善SiGe层粗糙度和Ge组分的增强控制性的半导体器件及其制造方法
公开(公告)号：KR1020040107427A
公开(公告)日：2004-12-20
申请号：KR1020040043255
申请日：2004-06-12
申请人： 샤프 가부시키가이샤
发明人： 무또우아끼요시
IPC分类号： H01L29/78
CPC分类号： H01L29/7378 , H01L21/02172 , H01L21/31658 , H01L21/823462 , H01L29/4234 , H01L29/517 , H01L29/7869
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve the roughness of an SiGe layer in a gate electrode structure and to enhance simultaneously the controllability of Ge composition at an interface between the SiGe layer and a gate insulating layer by providing a desired double structure for the gate insulating layer. CONSTITUTION: A gate electrode with an SiGe layer(10) is formed on a substrate(2) via a gate insulating layer. The gate insulating layer is composed of a lower dielectric film(6) and an HfO2 film(8) on the lower dielectric film. The lower dielectric film is made of one selected from a group consisting of silicon oxide, silicon nitride or silicon oxynitride.
摘要翻译：目的：提供一种半导体器件及其制造方法，以提高栅极电极结构中的SiGe层的粗糙度，并通过提供期望的方式提高SiGe层和栅极绝缘层之间的界面处的Ge组分的同时控制性栅极绝缘层的双重结构。构成：通过栅极绝缘层在基板（2）上形成具有SiGe层（10）的栅电极。栅绝缘层由下电介质膜（6）和下电介质膜上的HfO 2膜（8）组成。下介电膜由选自氧化硅，氮化硅或氮氧化硅的一种制成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式