专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080081828A 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체 有权
标题翻译：处理系统，处理方法和存储介质存储计算机程序
公开(公告)号：KR1020080081828A
公开(公告)日：2008-09-10
申请号：KR1020080019869
申请日：2008-03-04
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 가따오까유우끼 , 야마구찌다쯔야 , 왕웬링 , 다께나가유우이찌
IPC分类号： H01L21/20 , H01L21/00 , H01L21/02
CPC分类号： H01L21/31658 , H01L21/02238 , H01L21/02255 , H01L21/67017 , H01L21/67109 , H01L21/67253
摘要： A processing system, a processing method, and a storage medium storing computer program are provided to automatically and accurately maintain uniformity of a film thickness of a film formed on a semiconductor wafer by adjusting a flow rate of the gas supplied to the wafer. A wafer(W) to be treated is received in a process chamber(2). Process gas supply members(16-20) supply process gas into the process chamber. A process condition memory stores process conditions including a mass flow rate of the process gas supplied from the process gas supply members. A model memory stores a flow rate-result relation model, which represents a relation between a mass flow of the process gas and a process result. A mass flow calculator(50) receives the process result at the process condition stored in the process condition memory, and calculates the mass flow of the process gas based on the process result and the flow rate-result relation stored in the model memory. Process members(21-25) change the mass flow of the process gas to the calculated flow rate of the mass flow calculator, and processes the water by using the calculated flow rate.
摘要翻译：提供一种处理系统，处理方法和存储计算机程序的存储介质，以通过调节供应到晶片的气体的流量来自动且准确地保持形成在半导体晶片上的膜的膜厚的均匀性。要处理的晶片（W）被接收在处理室（2）中。过程气体供应构件（16-20）将处理气体供应到处理室中。处理条件存储器存储包括从处理气体供给构件供给的处理气体的质量流量的处理条件。模型存储器存储流量 - 结果关系模型，其表示处理气体的质量流量与处理结果之间的关系。质量流量计算器（50）在存储在过程条件存储器中的处理条件下接收处理结果，并且基于存储在模型存储器中的处理结果和流量 - 结果关系来计算处理气体的质量流量。工艺构件（21-25）将工艺气体的质量流量改变为计算出的质量流量计算器的流量，并使用计算出的流量来处理水。

2. 发明授权

KR100843497B1 Ｇｅ계 재료상에의 게르마늄 산질화물 층 제조 失效
标题翻译：在GE基材料上生产氧化锗纳米层
公开(公告)号：KR100843497B1
公开(公告)日：2008-07-04
申请号：KR1020067004182
申请日：2004-09-23
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 고우세프,에브제니 , 생,휠링 , 데믹,크리스토퍼 , 코즐로우스키,폴
IPC分类号： H01L21/318 , H01L21/314 , H01L21/8252 , H01L21/336
CPC分类号： H01L21/28202 , H01L21/02247 , H01L21/02326 , H01L21/02337 , H01L21/0234 , H01L21/28255 , H01L21/3143 , H01L21/31658 , H01L21/318 , H01L29/518 , Y10S438/906 , Y10S438/933
摘要： 게이트 유전체로 이용할 Ge계 재료 상에 6nm 이하의 얇은 등가 산화물 두께의 게르마늄 산질화물 층을 제조하는 방법. 이 방법은 두 단계 프로세스와 관련된다. 먼저, 질소가 Ge계 재료의 표면층에 결합된다. 다음에, 질소 결합에 이어 산화 단계가 이어진다. 이 방법은 MOS 트랜지스터와 같은 Ge계 전계 효과 장치에 대해 두께 제어가 우수한 고품질의 게이트 유전체를 형성할 수 있다. 게르마늄 산질화물 게이트 유전체를 갖는 장치의 구조와 이 장치로 만들어진 프로세서가 또한 개시된다.
게이트 유전체, 등가 산화물 두께, 질소 결합, Ge계 재료, 산화 단계, 게르마늄 산질화물

3. 发明授权

KR100582481B1 전자 디바이스 재료의 제조 방법 有权
标题翻译：生产电子器件材料的方法
公开(公告)号：KR100582481B1
公开(公告)日：2006-05-23
申请号：KR1020037009815
申请日：2002-01-25
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 수가와라다쿠야 , 나카니시도시오 , 오자키시게노리 , 마츠야마세이지 , 무라카와시게미 , 다다요시히데
IPC分类号： H01L21/20
CPC分类号： C23C16/56 , C23C16/401 , C23C16/402 , H01J37/3222 , H01J37/3244 , H01L21/02164 , H01L21/02238 , H01L21/02252 , H01L21/02255 , H01L21/02271 , H01L21/0234 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28273 , H01L21/3105 , H01L21/31604 , H01L21/31612 , H01L21/31658 , H01L21/31662 , H01L21/76826 , H01L21/76828 , H01L29/517 , H01L29/518
摘要： 본 발명은 전기적 특성이 우수한 절연층이나 반도체층을 구비한 고품질의 MOS형 반도체 등의 전자 디바이스 재료의 제조 방법을 제공하는 것을 목적으로 한다. 단결정 실리콘을 주성분으로 하는 피처리 기체 상에 CVD 처리를 실시하여 절연막을 형성하는 공정과, 상기 피처리 기체를, 복수의 슬롯이 있는 평면 안테나 부재(SPA)를 통해 처리 가스에 마이크로파를 조사함으로써 생성한 플라즈마에 노출시키고, 이 플라즈마를 이용하여 상기 절연막을 개질하는 공정을 포함한다.

4. 发明公开

KR1020030092091A 공정 가스의 생성 방법 및 생성 장치 失效
标题翻译：产生过程气体的方法和设备
公开(公告)号：KR1020030092091A
公开(公告)日：2003-12-03
申请号：KR1020037013762
申请日：2002-04-19
申请人： 맷슨 써멀 프로덕츠 게엠베하
发明人： 로터스,게오르크 , 마더,롤란트 , 좀머,헬무트 , 에르리크,겐리 , 파슈트,예후다
IPC分类号： H01L21/02
CPC分类号： F22B1/003 , H01L21/31658
摘要： 본 발명의 목적은 수증기와 수소로부터 수소-과잉 공정 가스를 단순하고 경제적으로 생산하는 것으로서, 여기서 수소에 대한 수증기의 비율은 정밀하게 제어가능하고 재생가능할 수 있다. 상기 목적은 기판, 특히 반도체 기판의 처리를 위한 공정 가스의 생산을 위한 방법 및 장치로써 달성되는데, 여기에서 수증기와 수소를 포함하는 공정 가스의 형성을 위한 산소는 연소 챔버의 수소-과잉 환경에서 연소된다.

5. 发明授权

KR101087855B1 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체 有权
标题翻译：处理系统，处理方法和存储介质存储计算机程序
公开(公告)号：KR101087855B1
公开(公告)日：2011-11-30
申请号：KR1020080019869
申请日：2008-03-04
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 가따오까유우끼 , 야마구찌다쯔야 , 왕웬링 , 다께나가유우이찌
IPC分类号： H01L21/20 , H01L21/00 , H01L21/02
CPC分类号： H01L21/31658 , H01L21/02238 , H01L21/02255 , H01L21/67017 , H01L21/67109 , H01L21/67253
摘要： 본 발명의 과제는 가스 유량을 용이하게 조정할 수 있는 처리 시스템, 처리 방법, 및 프로그램을 제공하는 것이다.
종형 열처리 장치(1)에는, 반도체 웨이퍼(W)를 수용하는 반응관(2) 내에 처리 가스를 공급하는 복수의 가스 공급관(16 내지 20)이 설치되어 있다. 가스 공급관(16 내지 20)은 유량 조정부(21 내지 25)에 유량이 제어되어 있다. 제어부(50)에는, 처리 가스의 유량을 포함하는 프로세스 조건, 및 처리 가스의 유량과 막 두께의 관계를 나타내는 막 두께 유량 관계 모델이 기억되어 있다. 제어부(50)는 프로세스 조건에서 반도체 웨이퍼(W)를 처리한 처리 결과와, 막 두께 유량 관계 모델을 기초로 하여 처리 가스의 유량을 산출하고, 유량 조정부(21 내지 25)를 제어하여 처리 가스의 유량을 산출된 처리 가스의 유량으로 변경하여 반도체 웨이퍼(W)를 처리한다.
종형 열처리 장치, 반응관, 가스 공급관, 제어부, 유량 조정부

6. 发明授权

KR101033399B1 피처리체의 산화방법 有权
标题翻译：用于氧化要处理的物体的方法
公开(公告)号：KR101033399B1
公开(公告)日：2011-05-09
申请号：KR1020047021595
申请日：2003-07-07
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 니시타다쓰오 , 요네카와쓰카사 , 스즈키게이스케 , 사토도루
IPC分类号： H01L21/316 , H01L21/31 , H01L21/324
CPC分类号： H01L21/02238 , H01L21/02233 , H01L21/02255 , H01L21/31658
摘要： 질화막을 열산화함으로써 막질이 양호한 산화막 및 질화막과 산화막의 적층구조를 얻는 것이 가능한 피처리체의 산화방법을 제공한다.
한번에 복수 매의 피처리체(W)를 수용할 수 있는 처리용기(8)내에서, 표면에 적어도 질화막이 노출하고 있는 피처리체의 표면을 산화하는 산화방법에 있어서, 진공분위기하에서 수산기 활성종과 산소 활성종을 주체로 하여 사용함과 동시에, 프로세스압력을 133Pa 이하로 설정하고, 또한 프로세스온도를 400℃ 이상으로 설정하여 상기 산화를 행한다. 이에 따라 복수 매의 피처리체의 표면의 질화막을 산화하는 것에 있어서, 면간 균일성이 높게 유지되고, 더구나 막질이 양호한 산화막을 얻는다.

7. 发明授权

KR100887330B1 절연막의 개질 방법 및 반도체 장치의 제조 방법 有权
标题翻译：用于修改绝缘膜的方法和制造半导体器件的方法
公开(公告)号：KR100887330B1
公开(公告)日：2009-03-06
申请号：KR1020057022905
申请日：2004-05-28
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 스가와라다쿠야 , 다다요시히데 , 나카무라겐지 , 오자키시게노리 , 나카니시도시오 , 사사키마사루 , 마츠야마세이지 , 하세베가즈히데 , 나카지마시게루 , 후지와라도모노리
IPC分类号： H01L21/316
CPC分类号： H01L21/02112 , H01L21/0234 , H01L21/28176 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3144 , H01L21/31658 , H01L29/518 , H01L29/78
摘要： MOSFET의 게이트 절연막이나 메모리 디바이스에서의 용량의 전극간 절연막에 포함되는 탄소, 아산화물(suboxide), 댕글링 본드(dangling bond) 등에 기인하는 특성 열화를 개선하여, 절연막의 특성을 향상시키는 방법을 제공한다.
절연막에 희가스를 포함하는 처리 가스에 근거하는 플라즈마 처리와 열어닐 처리를 조합한 개질 처리를 실시한다.

8. 发明公开

KR1020070011408A 실리콘게르마늄을 사용한 반도체 구조 제조 방법 无效
标题翻译：使用硅锗制备半导体结构的方法
公开(公告)号：KR1020070011408A
公开(公告)日：2007-01-24
申请号：KR1020067022481
申请日：2005-04-05
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 오로우스키,마리우스,케이. , 바라,알렉산더엘. , 사다카,마리암지. , 화이트,테드알.
IPC分类号： H01L21/31
CPC分类号： H01L29/1054 , H01L21/02126 , H01L21/02164 , H01L21/02236 , H01L21/31658 , H01L21/32105 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/1203 , Y10S438/933
摘要： A semiconductor substrate having a silicon layer (24,26,28) is provided. In one embodiment, the substrate is a silicon-on-insulator (SOI) substrate (12,14,24,26,28) having an oxide layer (14) underlying the silicon layer (24,26,28). An amorphous or polycrystalline silicon germanium layer (32) is formed overlying the silicon layer (24,26,28). Alternatively, germanium is implanted into a top portion of the silicon layer (24,26,28) to form an amorphous silicon germanium layer (32). The silicon germanium layer (32) is then oxidized to convert the silicon germanium layer into a silicon dioxide layer (34) and to convert at least a portion of the silicon layer (24,26,28) into germanium-rich silicon (36,38). The silicon dioxide layer (34) is then removed prior to forming transistors (48,50,52) using the germanium-rich silicon (36,38). In one embodiment, the germanium-rich silicon (36,38) is selectively formed using a patterned masking layer (30) over the silicon layer (28) and under the silicon germanium layer (32). Alternatively, isolation regions may be used to define local regions of the substrate in which the germanium-rich silicon is formed. ® KIPO & WIPO 2007
摘要翻译：提供具有硅层（24,26,28）的半导体衬底。在一个实施例中，衬底是在硅层（24,26,28）下方具有氧化物层（14）的绝缘体上硅（SOI）衬底（12,14,24,26,28）。在硅层（24,26,28）上形成非晶或多晶硅锗层（32）。或者，将锗注入硅层（24,26,28）的顶部以形成非晶硅锗层（32）。硅锗层（32）然后被氧化以将硅锗层转化成二氧化硅层（34）并将至少一部分硅层（24,26,28）转化为富含锗的硅（36， 38）。然后在使用富锗的硅（36,38）形成晶体管（48,50,52）之前去除二氧化硅层（34）。在一个实施例中，富锗富硅（36,38）使用硅层（28）上方的图案化掩模层（30）和硅锗层（32）下选择性地形成。或者，可以使用隔离区来限定其中形成富锗的硅的衬底的局部区域。 ®KIPO＆WIPO 2007

9. 发明公开

KR1020060009395A 기판의 처리 방법 无效
标题翻译：处理基板的方法
公开(公告)号：KR1020060009395A
公开(公告)日：2006-01-31
申请号：KR1020057025305
申请日：2002-01-25
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 수가와라다쿠야 , 나카니시도시오 , 오자키시게노리 , 마츠야마세이지 , 무라카와시게미 , 다다요시히데
IPC分类号： H01L21/20
CPC分类号： C23C16/56 , C23C16/401 , C23C16/402 , H01J37/3222 , H01J37/3244 , H01L21/02164 , H01L21/02238 , H01L21/02252 , H01L21/02255 , H01L21/02271 , H01L21/0234 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28273 , H01L21/3105 , H01L21/31604 , H01L21/31612 , H01L21/31658 , H01L21/31662 , H01L21/76826 , H01L21/76828 , H01L29/517 , H01L29/518
摘要： A method of producing an electronic device material such as an insulating layer excellent in electric characteristics and a high-quality MOS semiconductor provided with a semiconductor layer, the method comprising the step of carrying out a CVD treating on a substrate to be treated mainly containing single-crystal silicon to form an insulting film, and the step of exposing the substrate to be treated to plasma generated by irradiating a treating gas with a microwave via a flat antenna member (SPA) having a plurality of slots to modify the insulating film using this plasma.
摘要翻译：一种制造电性特性优异的绝缘层的电子器件材料的制造方法以及具备半导体层的高品质的MOS半导体的制造方法，其特征在于，在主要含有单体的被处理基板上进行CVD处理晶体硅以形成绝缘膜，以及通过经由具有多个槽的平坦天线构件（SPA）用微波照射处理气体而将待处理的基板暴露于等离子体的步骤，以使用该平坦天线构件等离子体。

10. 发明公开

KR1020050103252A 반도체 집적 회로 장치의 제조 방법 有权
标题翻译：制造半导体集成电路器件的方法
公开(公告)号：KR1020050103252A
公开(公告)日：2005-10-27
申请号：KR1020057019431
申请日：1998-03-04
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 다나베,요시까즈 , 사까이,사또시 , 나쯔아끼,노부요시
IPC分类号： H01L21/336
CPC分类号： H01L21/31662 , H01L21/02052 , H01L21/02238 , H01L21/02255 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3144 , H01L21/31658 , H01L21/67109 , H01L21/67167 , H01L21/67173 , H01L21/67213 , H01L21/67219 , H01L21/823807 , H01L21/823814 , H01L21/823857 , H01L29/42364 , H01L29/518 , Y10S148/023 , Y10S148/116 , Y10S438/935
摘要： A method for manufacturing semiconductor integrated circuit device, wherein a thin oxide film which has a thickness not larger than 5 nm and essentially becomes the gate insulating film of a MOS transistor is formed on the main surface of a semiconductor wafer, at such an oxide film growing speed that the reproducibility of the formation of the oxide film and the uniformity of the thickness of the oxide film can be secured, by supplying an oxidizing speed containing water generated from hydrogen and oxygen through a catalytic action at a low concentration to the main surface of the semiconductor wafer or its vicinity.
摘要翻译：一种制造半导体集成电路器件的方法，其中在半导体晶片的主表面上形成厚度不大于5nm的薄氧化膜，并且基本上成为MOS晶体管的栅极绝缘膜，在这种氧化膜通过以低浓度的催化作用将含有由氢和氧产生的水的氧化速度提供给主表面，可以确保氧化膜形成的再现性和氧化膜厚度的均匀性的生长速度的半导体晶片或其附近。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式