专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020100079154A 반도체 소자의 갭필 방법 无效
标题翻译：半导体器件空隙填充方法
公开(公告)号：KR1020100079154A
公开(公告)日：2010-07-08
申请号：KR1020080137569
申请日：2008-12-30
申请人： 주식회사 디비하이텍
发明人： 여상학
IPC分类号： H01L21/76
CPC分类号： H01L21/76224 , H01L21/02299
摘要： PURPOSE: A gap fill method of a semiconductor device is provided so that padding about the trench after improving hydrophobicity or the hydrophilic property about the trench through the surface reforming treatment. The gap fill performance is improved. CONSTITUTION: Pad layers(202, 203) are formed on a semiconductor substrate(201). A trench is formed in a pad layer and the semiconductor substrate. Surface modifying on a trench region is performed through a surface process. The trench is filled and an element isolation film(207) is formed. The pad layer is removed.
摘要翻译：目的：提供半导体器件的间隙填充方法，使得通过表面重整处理改善疏水性或沟槽之间的亲水性，从而在沟槽周围进行填充。间隙填充性能得到改善。构成：在半导体衬底（201）上形成衬垫层（202,203）。在衬垫层和半导体衬底中形成沟槽。通过表面处理进行沟槽区域的表面修饰。填充沟槽并形成元件隔离膜（207）。去除垫层。

2. 发明公开

KR1020090051380A 반도체 소자의 제조 방법 无效
标题翻译：半导体器件的制造方法
公开(公告)号：KR1020090051380A
公开(公告)日：2009-05-22
申请号：KR1020070117746
申请日：2007-11-19
申请人： 주식회사 디비하이텍
发明人： 신종훈
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/0206 , H01L21/02299
摘要： 본 발명은 STI 형성시 발생한 실리콘 격자의 전위(dislocation)를 제거하여 누설전류가 흐르는 것을 방지하고, 그 공정 수율을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
이를 위해 웨이퍼에 산화막을 형성하는 산화막 형성 단계, 산화막의 상부에 포토레지스트를 도포하는 포토레지스트 도포 단계, 포토레지스트를 노광하여 STI를 패턴하는 포토레지스트 패턴 단계, 포토레지스트의 패턴에 따라 웨이퍼를 식각하는 웨이퍼 식각 단계 및 암모니아, 과산화수소 및 물이 혼합된 세정액으로 상기 웨이퍼를 세정하는 웨이퍼 세정 단계를 포함하고, 세정액은 암모니아의 부피를 기준으로 과산화수소가 2배 내지 4배, 물이 20배 내지 40배의 부피비로 혼합된 것을 특징으로 하는 반도체 소자의 제조 방법이 개시된다.
STI, IDDS, 누설전류특성, SC-1, 격자 결함, 전위, dislocation

3. 发明公开

KR1020040085925A 반도체 소자의 박막 형성방법 失效
标题翻译：形成薄膜半导体器件以控制易反应条件的方法
公开(公告)号：KR1020040085925A
公开(公告)日：2004-10-08
申请号：KR1020030020786
申请日：2003-04-02
申请人： 삼성전자주식회사
发明人： 고창현 , 황기현 , 김효정
IPC分类号： H01L21/20
CPC分类号： H01L21/02299 , C23C16/403 , C23C16/405 , C23C16/45525 , C23C16/45536 , H01L21/022 , H01L21/0228 , H01L21/3141 , H01L21/3142
摘要： PURPOSE: A method for forming a thin film of a semiconductor device is provided to activate only particular reaction materials and controls easily reaction conditions by introducing reaction materials onto the semiconductor substrate within a chamber. CONSTITUTION: A semiconductor substrate(110) is loaded into a chamber. A plurality of reaction materials are introduced onto the semiconductor substrate. Molecules of the reaction materials are activated by providing necessary energy. A thin film is formed on an upper surface of the semiconductor substrate by activating the molecules of the reaction materials.
摘要翻译：目的：提供一种用于形成半导体器件的薄膜的方法，以仅激活特定的反应材料并且通过将反应材料引入室内的半导体衬底上来容易地控制反应条件。构成：将半导体衬底（110）装载到腔室中。多个反应材料被引入到半导体衬底上。通过提供必要的能量激活反应材料的分子。通过激活反应材料的分子，在半导体衬底的上表面上形成薄膜。

4. 发明授权

KR100427469B1 반도체 장치의 제조 방법 失效
标题翻译： 반도체장치의제조방법
公开(公告)号：KR100427469B1
公开(公告)日：2004-04-27
申请号：KR1020010007326
申请日：2001-02-14
申请人： 후지쯔 가부시끼가이샤 , 가부시끼가이샤 도시바
发明人： 스기자끼다로 , 나까니시도시로 , 수구로교이찌 , 무라꼬시아쓰시
IPC分类号： H01L21/31
CPC分类号： H01L21/0214 , H01L21/02238 , H01L21/02255 , H01L21/02299 , H01L21/02332 , H01L21/02337 , H01L21/31662 , H01L21/823462 , H01L21/823481
摘要： A semiconductor device is fabricated by a method comprising the steps of: selectively introducing a halogen element or argon into a device region 14 of a silicon substrate 10; and wet oxidizing the silicon substrate 10 in an ambient atmosphere which an H2O partial pressure is less than 1 atm to thereby form a silicon oxide film 22 in the device region 14 of the silicon substrate 10, and a silicon oxide film 24 thinner than the silicon oxide film 22 in a device region 16 of the silicon substrate 10. Whereby the silicon oxide film in a device region 14 with the halogen element or argon introduced can be selectively formed thick. The silicon oxide films are formed by the wet oxidation, whereby the gate insulation films can be more reliable than those formed by the dry oxidation.
摘要翻译：通过包括以下步骤的方法制造半导体器件：选择性地将卤族元素或氩引入硅衬底10的器件区域14中; 并且在H 2 O分压低于1atm的环境气氛中湿法氧化硅衬底10，从而在硅衬底10的器件区域14中形成氧化硅膜22，并且氧化硅膜24比硅薄氧化物膜22在硅衬底10的器件区域16中。由此可以选择性地形成具有引入的卤素元素或氩的器件区域14中的氧化硅膜。氧化硅膜通过湿法氧化形成，由此栅绝缘膜可以比由干氧化形成的栅绝缘膜更可靠。

5. 发明公开

KR1020030040530A 유전 접합막의 나노적층판 구조, 유전 접합막을 이용한 집적회로 및 콘덴서 구조, 및 그 형성 방법 有权
标题翻译： 유전접합막의나노적층판구조，유전접합을이용한회회로및콘덴서구조，및그형성방
公开(公告)号：KR1020030040530A
公开(公告)日：2003-05-22
申请号：KR1020037005080
申请日：2001-09-11
申请人： 에이에스엠 인터내셔널 엔.브이.
发明人： 하우카,수비 , 스카프,자모 , 투오마이넨,마르코
IPC分类号： H01L27/04 , B82Y40/00
CPC分类号： H01L21/3162 , C23C16/40 , C23C16/403 , C23C16/45529 , H01L21/02178 , H01L21/02189 , H01L21/02192 , H01L21/022 , H01L21/0228 , H01L21/02299 , H01L21/3142 , H01L21/31604 , H01L28/56 , Y10S977/891
摘要： 특히 원자층증착(ALD) 형 공정으로 형성된 초박형(ultrathin) 산화알루미늄 및 란탄족 층들은 2 이상의 물질들 사이에 접합층으로서 기능한다. 접합층들은 기판의 산화를 방지하고, 물질들 사이의 분자 확산을 방지할 수 있다. 설명된 실시예에서, 트랜지스터 게이트 유전체 또는 메모리 셀 유전체를 형성할 때, 고유전상수(high-k) 유전물질은 산화알루미늄 또는 란탄족 산화물의 2개 층 사이에 삽입된다. 산화알루미늄들은 1개의 완전한 산화알루미늄 단일층보다 적게 핵형성 층으로서 역할을 할 수 있다.
하나의 단일층 또는 그 이상이 또한 확산 장벽으로 역할을 하여, 기판이 산화되는 것을 막고 고유전상수(high-k) 유전체를 불순물 확산으로부터 보호한다.
나노적층판들은 다수의 교대하는 접합층과 고유전상수 층들에 의해 형성될 수 있다. 여기의 중간의 접합층들이 고유전상수 물질들의 결정형 구조를 깨고 누설 수준을 낮출 수 있다.
摘要翻译：特别是通过原子层沉积（ALD）型工艺形成的超薄氧化铝和镧系元素层用作两种或更多种材料之间的界面层。界面层可以防止基材的氧化并且可以防止材料之间分子的扩散。在所说明的实施例中，在形成晶体管栅极电介质或存储器单元电介质中，将高k电介质材料夹在两层氧化铝或镧系元素氧化物之间。氧化铝可作为具有少于全部氧化铝单层的成核层。一个单层或更大的单层也可以用作扩散阻挡层，保护衬底免受氧化并且防止高k电介质杂质扩散。纳米层可以形成为具有多个交替的界面层和高k层，其中中间界面层可以破坏高k材料的晶体结构并降低泄漏水平。

6. 发明公开

KR1020130101479A 조정 가능한 습식 에칭률을 갖는 유동성 산화물 막 审中-实审
标题翻译：可流动的氧化硅膜，具有可调节的湿度
公开(公告)号：KR1020130101479A
公开(公告)日：2013-09-13
申请号：KR1020130023634
申请日：2013-03-05
申请人： 노벨러스 시스템즈, 인코포레이티드
发明人： 드레거네리사 , 새넌카레나 , 판슈라펜딕바르트 , 애쉬티아니카이한
IPC分类号： H01L21/316 , H01L21/31
CPC分类号： H01L21/0234 , H01L21/02126 , H01L21/0214 , H01L21/02164 , H01L21/02167 , H01L21/0217 , H01L21/02271 , H01L21/02274 , H01L21/02299 , H01L21/02337 , H01L21/02343 , H01L21/02348 , H01L21/31111
摘要： PURPOSE: A flowable oxide film with a tunable wet etch rate is provided to easily perform processes by changing integration-compatible dielectric films. CONSTITUTION: A flowable dielectric film is formed on a substrate (101). The flowable dielectric film has a first wet etch rate. An integration process is performed on the substrate (103). The integration process consists of a plurality of integration processes. The first wet etch rate is changed by performing the integration process. [Reference numerals] (101) Form a flowable dielectric film with adjustable properties; (103,107) Perform multiple integration processes; (105) Adjust the dielectric film's adjustable properties
摘要翻译：目的：提供具有可调湿蚀刻速率的可流动氧化膜，以通过改变积分兼容的介电膜来轻松执行工艺。构成：在基板（101）上形成可流动的电介质膜。可流动电介质膜具有第一湿蚀刻速率。在基板（103）上进行积分处理。集成过程由多个集成过程组成。通过执行积分处理来改变第一湿蚀刻速率。（附图标记）（101）形成具有可调特性的可流动电介质膜; （103,107）执行多个集成过程; （105）调整电介质膜的可调特性

7. 发明公开

KR1020130091620A ＦｉｎＦＥＴ 소자를 위한 전위 ＳＭＴ有权
标题翻译： FinFET器件的分离SMT
公开(公告)号：KR1020130091620A
公开(公告)日：2013-08-19
申请号：KR1020120081251
申请日：2012-07-25
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 로웬-쳉 , 창선-제이
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66795 , H01L21/0228 , H01L21/02299 , H01L21/265 , H01L21/324 , H01L29/0847 , H01L29/7847 , H01L29/7848 , H01L29/785 , H01L29/7851 , H01L29/7853
摘要： PURPOSE: A method for executing a stress memorization technique (SMT) for a Fin field effect transistor (FET) element is provided to improve the mobility of charges by controlling the crystallization and non-crystallization of a plane element channel. CONSTITUTION: A gate area of a pin structure is generated between a source area and a drain area. The pin structure, a divided area, and a gate stack are individually formed on an SMT capping layer (104). A non-crystallization process is executed in a Fin FET precursor (106). An annealing process is executed on the Fin FET precursor (106). The SMT capping layer is eliminated (110). [Reference numerals] (102) FinFET precursor is received; (104) Capping layer is formed on the FinFET precursor using a stress memorization technique (SMT); (106) Pre-amorphization implantation (PAI) is executed on the FinFET precursor; (108) Thermal annealing process is executed on the FinFET precursor; (110) SMT capping layer is eliminated; (112) Part of at least one of pin structures is removed; (114) Protruded source/drain region is formed on the pin structures; (116) Additional manufacturing process is executed on the FinFET precursor
摘要翻译：目的：提供一种用于执行Fin场效应晶体管（FET）元件的应力记忆技术（SMT）的方法，以通过控制平面元件通道的结晶和非结晶来提高电荷的迁移率。构成：在源极区域和漏极区域之间产生引脚结构的栅极区域。引脚结构，分割区域和栅极堆叠分别形成在SMT封盖层（104）上。在Fin FET前体（106）中执行非结晶处理。在Fin FET前体（106）上执行退火处理。 SMT覆盖层被消除（110）。（102）接收FinFET前体; （104）使用应力记忆技术（SMT）在FinFET前体上形成封盖层; （106）在FinFET前体上执行预非晶化注入（PAI）; （108）对FinFET前体进行热退火处理; （110）SMT封盖层被消除; （112）除去至少一个销结构的一部分; （114）引脚结构上形成突出的源极/漏极区域; （116）对FinFET前体执行附加制造工艺

8. 发明公开

KR1020120074207A 텅스텐막 또는 산화 텅스텐막 상으로의 산화 실리콘막의 성막 방법 및 성막 장치 无效
标题翻译：成膜方法和薄膜成型装置，用于形成氧化硅膜上的钨酸盐或氧化钨膜
公开(公告)号：KR1020120074207A
公开(公告)日：2012-07-05
申请号：KR1020110131584
申请日：2011-12-09
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 사토준 , 초우파오화
IPC分类号： H01L21/316 , H01L21/31
CPC分类号： H01L21/02304 , C23C16/0272 , C23C16/0281 , C23C16/402 , C23C16/45525 , H01L21/02164 , H01L21/02211 , H01L21/02271 , H01L21/02299 , H01L21/02312
摘要： PURPOSE: A film formation device and a method for forming a film of a silicon oxide film on a tungsten film or a tungsten oxide film are provided to reduce incubation time of a silicon oxide film by forming a silicon oxide film on the tungsten film or the tungsten oxide film. CONSTITUTION: A silicon substrate(1) is prepared. A tungsten film or a tungsten oxide film(2) is formed on the silicon substrate. An amino-silane based gas is provided to a surface of the tungsten film or the tungsten oxide film. A seed layer(3) is formed on the tungsten film or the tungsten oxide film. A silicon oxide film(4) is formed on the seed layer.
摘要翻译：目的：提供一种在钨膜或氧化钨膜上形成氧化硅膜的膜的成膜装置和方法，以通过在钨膜上形成氧化硅膜以减少氧化硅膜的孵育时间氧化钨膜。构成：制备硅衬底（1）。在硅衬底上形成钨膜或氧化钨膜（2）。在钨膜或氧化钨膜的表面上设置氨基硅烷系气体。在钨膜或氧化钨膜上形成种子层（3）。在种子层上形成氧化硅膜（4）。

9. 发明公开

KR1020100050788A 반도체 장치의 형성 방법 无效
标题翻译：形成半导体器件的方法
公开(公告)号：KR1020100050788A
公开(公告)日：2010-05-14
申请号：KR1020080109858
申请日：2008-11-06
申请人： 삼성전자주식회사
发明人： 임한진 , 남석우 , 정정희 , 윤경렬 , 서종범 , 이준노 , 배성훈
IPC分类号： H01L27/108
CPC分类号： H01L21/0228 , H01L21/02189 , H01L21/02299 , H01L21/3141 , H01L21/31641 , H01L28/91
摘要： PURPOSE: A method for forming a semiconductor device is provided to improve the quality of a dielectric film by improving a step coverage of the dielectric film. CONSTITUTION: A lower electrode(134a) including an upper side(134I) and a lateral side(134T) is formed on a semiconductor substrate(100). An ion is provided to the upper side and the lateral side through a tilt ion implantation process. A dielectric film is formed on the lower electrode. The formation of the dielectric film is delayed on a part of the upper side and the lateral side with an ion.
摘要翻译：目的：提供一种用于形成半导体器件的方法，以通过改善电介质膜的台阶覆盖来提高电介质膜的质量。构成：在半导体衬底（100）上形成包括上侧（134I）和侧面（134T）的下电极（134a）。通过倾斜离子注入工艺将离子提供给上侧和外侧。在下电极上形成电介质膜。电介质膜的形成在上侧和外侧的一部分上被离子延迟。

10. 发明公开

KR1020090057278A 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체 失效
标题翻译：形成硅氧烷膜，等离子体加工设备和储存介质的方法
公开(公告)号：KR1020090057278A
公开(公告)日：2009-06-04
申请号：KR1020097006184
申请日：2007-09-28
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 고바야시다카시 , 시오자와도시히코 , 가베요시로 , 기타가와준이치
IPC分类号： H01L21/316 , H01L21/318 , H01L21/76 , H01L29/78
CPC分类号： H01L21/76232 , H01L21/0214 , H01L21/0217 , H01L21/02238 , H01L21/02247 , H01L21/02252 , H01L21/02332 , H01L21/0234 , H01L21/28211 , H01L21/28247 , H01L21/3143 , H01L21/31662 , H01L21/3185 , H01L29/4236 , H01L29/66795 , H01L21/2255 , H01L21/02274 , H01L21/02299 , H01L21/108 , H01L21/316 , H01L21/32136 , H01L29/4925
摘要： A silicon oxide film, which has less film thickness dependency on pattern density and has uniform film thickness, is formed while maintaining merits of plasma oxidation process under low pressure and low oxygen concentration conditions. In a process chamber of a plasma processing apparatus, silicon on the surface having an uneven pattern on an object to be processed is oxidized by having plasma of a processing gas operate to the silicon, and a silicon oxide film is formed. The plasma is formed under the conditions with an oxygen ratio of 0.1% or more but not more than 10% in a processing gas at a pressure of 0.133Pa or more but not more than 133.3Pa. The process is performed by having a plate, which is provided with a plurality of penetrating openings, between a plasma generating region and the object to be processed in the processing chamber.
摘要翻译：在低压和低氧浓度条件下，同时保持等离子体氧化处理的优点，形成膜厚依赖于图案密度并具有均匀膜厚度的氧化硅膜。在等离子体处理装置的处理室中，通过使处理气体的等离子体对硅进行操作，氧化被处理物上具有凹凸图案的表面上的硅，形成氧化硅膜。在压力为0.133Pa以上且133.3Pa以下的处理气体中，在氧比为0.1％以上且10％以下的条件下形成等离子体。该处理通过在等离子体产生区域和待处理物体之间设置有多个穿透开口的板来进行。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式