专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101639432B1 ＣＶＤ 전구체 有权
公开(公告)号：KR101639432B1
公开(公告)日：2016-07-13
申请号：KR1020167005023
申请日：2009-08-11
申请人： 다우 코닝 코포레이션
发明人： 초우,시아오빙
IPC分类号： C23C16/30 , B05D1/00 , C23C16/34 , C23C16/36 , C23C16/40 , C23C16/455 , H01L21/02
CPC分类号： H01L21/02271 , B05D1/62 , C23C16/30 , C23C16/345 , C23C16/36 , C23C16/401 , C23C16/45553 , H01L21/02126 , H01L21/02167 , H01L21/02219 , H01L21/02274 , H01L21/3148 , H01L21/31633 , H01L21/3185
摘要： 비스아미노실라시클로부탄, 및질소공급가스, 산소공급가스및 이들의혼합물로부터선택된공급가스를포함하는반응성가스혼합물의열 중합에의해규소함유박막을생성시키는방법이기술된다. 증착된막은, 질화규소, 실리콘카보니트라이드, 이산화규소또는탄소도핑된이산화규소일수 있다. 이들막은반도체장치에서유전체, 패시베이션코팅, 배리어코팅, 스페이서, 라이너및/또는스트레서(stressor)로유용하다.

2. 发明授权

KR101327640B1 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체 失效
标题翻译：用于形成电介质膜的方法和用于实施方法的新型前体
公开(公告)号：KR101327640B1
公开(公告)日：2013-11-12
申请号：KR1020087001562
申请日：2006-06-21
申请人： 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
发明人： 두싸라뜨,크리스띠안
IPC分类号： C23C16/32 , C23C16/40 , H01L21/316
CPC分类号： H01L21/76801 , C23C16/325 , C23C16/401 , H01L21/02126 , H01L21/02167 , H01L21/02211 , H01L21/02271 , H01L21/3148 , H01L21/31604 , H01L21/31633 , H01L21/76829
摘要： 본 발명은 특히 집적 회로 기판의 제조 동안 금속 상호접속부를 분리하는데 사용되는 (회로의 BEOL 부분의) 저유전율 유전체층에 관한 것이다. 본 발명에 따르면, 유전체층은 SiC 및/또는 SiOC를 포함하고, 1 이상의 -Si-C
n -Si-사슬(이 때 n은 1 이상임)을 함유하는 1 이상의 전구체로부터 얻어진다.
금속 상호접속부 분리, 저유전율 유전체층, 저유전율 필름

3. 发明授权

KR101245899B1 탄화규소 반도체 장치의 제조 방법 失效
标题翻译：制造碳化硅半导体器件的方法
公开(公告)号：KR101245899B1
公开(公告)日：2013-03-20
申请号：KR1020087020559
申请日：2006-12-06
申请人： 스미토모덴키고교가부시키가이샤
发明人： 마스다다케요시
IPC分类号： H01L21/336 , H01L21/3065
CPC分类号： H01L29/7802 , H01J37/3244 , H01L21/02164 , H01L21/02236 , H01L21/02255 , H01L21/0234 , H01L21/049 , H01L21/3147 , H01L21/3148 , H01L21/31658 , H01L29/1608 , H01L29/518 , H01L29/66068
摘要： 본 발명은 게이트 절연막(20)과 탄화규소층(11)과의 계면 영역에 있어서의 계면 준위 밀도가 작은 탄화규소 반도체 장치의 제조 방법을 제공한다. 4H-SiC 기판(10) 상에 에피택셜 성장층(11)을 성장시킨 후, 이온 주입을 행하여, 이온 주입층인 p웰 영역(12), 소스 영역(13), P
+ 컨택트 영역(15)을 형성한다. 그 후, 열산화 또는 CVD에 의해, p웰 영역(12), 소스 영역(13), P
+ 컨택트 영역(15) 상에, 실리콘 산화막으로 이루어지는 게이트 절연막(20)을 형성한다. 그리고, 산소 및 질소 중 적어도 어느 한쪽을 포함하는 가스인, N
2 O를 포함하는 가스를 이용하여 플라즈마를 발생시켜, 게이트 절연막(20)을 플라즈마에 노출시킨다.

4. 发明授权

KR101144535B1 Dielectric barrier deposition using nitrogen containing precursor 有权
标题翻译：使用含氮原子的电介质阻挡层沉积
公开(公告)号：KR101144535B1
公开(公告)日：2012-05-11
申请号：KR20100044970
申请日：2010-05-13
IPC分类号： H01L21/31 , H01L21/28 , H01L21/3205
CPC分类号： C23C16/36 , H01L21/02167 , H01L21/02211 , H01L21/02274 , H01L21/3148 , H01L21/76831 , H01L21/76834
摘要： A process for forming a silicon carbonitride barrier dielectric film between a dielectric film and a metal interconnect of an integrated circuit substrate, comprising the steps of; providing an integrated circuit substrate having a dielectric film or a metal interconnect; contacting the substrate with a barrier dielectric film precursor comprising: €ƒ€ƒ€ƒ€ƒ€ƒ€ƒ€ƒ€ƒ R x R y (NR"R"') z Si wherein R, R', R" and R"' are each individually selected from hydrogen, linear or branched saturated or unsaturated alkyl, or aromatic; wherein x+y+z=4; z = 1 to 3; but R, R' cannot both be hydrogen; and where z = 1 or 2 then each of x and y are at least 1; forming the silicon carbonitride barrier dielectric film with C/Si ratio>0.8 and a N/Si ratio >0.2 on the integrated circuit substrate.

5. 发明公开

KR1020110013574A 층간 부착 개선 방법 有权
标题翻译：改善层间粘合的方法
公开(公告)号：KR1020110013574A
公开(公告)日：2011-02-09
申请号：KR1020117001449
申请日：2004-03-05
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 슈미트,프란시마르,씨. , 시아,리-쿤 , 엔구엔,손반 , 벤카타라만,산카르
IPC分类号： H01L21/28 , H01L21/768 , H01L21/31
CPC分类号： H01L21/76835 , C23C16/0272 , C23C16/30 , C23C16/325 , C23C16/505 , C23C16/56 , H01L21/02126 , H01L21/02167 , H01L21/022 , H01L21/02203 , H01L21/02211 , H01L21/02274 , H01L21/0228 , H01L21/02304 , H01L21/0234 , H01L21/02351 , H01L21/3105 , H01L21/31058 , H01L21/3121 , H01L21/3148 , H01L21/31633 , H01L21/76801 , H01L21/7681 , H01L21/76825 , H01L21/76826 , H01L21/76829 , H01L21/76832
摘要： 2개의 로우-k 유전체층들 사이에 낮은 유전율을 갖는 부착층을 증착하기 위한 기판 처리 방법이 제공된다. 일 특징으로, 본 발명은 기판 상에 규소 및 탄소를 포함하고 4 이하의 유전율을 갖는 배리어층을 증착하는 단계, 배리어층에 인접하여 유전체 개시층을 증착하는 단계 및 유전체 개시층에 인접하여 규소, 산소 및 탄소를 포함하고 약 3 이하의 유전율을 갖는 제 1 유전체층을 증착하는 단계를 포함하는 기판 처리 방법을 제공한다.

6. 发明公开

KR1020100022535A 반도체의 성막 방법 有权
标题翻译：一种半导体薄膜成型方法
公开(公告)号：KR1020100022535A
公开(公告)日：2010-03-02
申请号：KR1020107001702
申请日：2008-07-24
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 마츠오카타카아키 , 카와무라코헤이
IPC分类号： H01L21/314 , H01L21/768
CPC分类号： H01L21/3148 , C23C16/0272 , C23C16/36 , C23C16/511 , H01L21/3185 , H01L21/76822 , H01L21/76829
摘要： The present invention may be a semiconductor device including of a fluorinated insulating film and a SiCN film deposited on the fluorinated insulating film directly, wherein a density of nitrogen in the SiCN film decreases from interface between the fluorinated insulating film and the SiCN film. In the present invention, the SiCN film that is highly fluorine-resistant near the interface with the CFx film and has a low dielectric constant as a whole can be formed as a hard mask.
摘要翻译：本发明可以是包括直接沉积在氟化绝缘膜上的氟化绝缘膜和SiCN膜的半导体器件，其中SiCN膜中的氮的密度从氟化绝缘膜和SiCN膜之间的界面减小。在本发明中，作为硬掩模，可以形成与CFx膜的界面附近具有高介电常数的SiCN膜作为整体的低介电常数。

7. 发明公开

KR1020090036524A 다중레벨 상호접속 구조물에서 공기 갭을 형성하는 방법 失效
标题翻译：在多个互连结构中形成空气隙的方法
公开(公告)号：KR1020090036524A
公开(公告)日：2009-04-14
申请号：KR1020080099021
申请日：2008-10-09
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 씨아,리쿤 , 쑤,후이웬 , 발세아누,미헬라 , 셰크,메이이“매기레” , 위티,드렉알. , 엠’사드,히켐
IPC分类号： H01L21/3205 , H01L21/28
CPC分类号： H01L21/76831 , C23C16/325 , H01L21/31144 , H01L21/3148 , H01L21/31633 , H01L21/76804 , H01L21/76807 , H01L21/7682 , H01L21/76829 , H01L21/76832 , H01L21/76834 , H01L21/76849 , H01L21/76885 , H01L2221/1036
摘要： A method for forming the air gap in the multilevel interconnect structure is provided to improve the integrated circuit geometric structure by using the dielectric material having the dielectric constant. The via layer having conductivity elements is formed on the semiconductor substrate. The etching stop layer is evaporated in the front side of the via layer. The first dielectric layer(105) is evaporated in the upper part of the etching stop layer. The conformal dielectric barrier film is evaporated in the whole surface of the substrate including the side walls of the trench. The metallic diffusion-barrier is formed on the conformal dielectric barrier film. Trenches are charged with the conductive line(109). The photoresist layer(112) is evaporated on the porous dielectric barrier. The pattern is developed in the photoresist layer exposing the parts of the porous dielectric barrier through the hole(113). The air gap is formed by etching partly or completely the first dielectric layer.
摘要翻译：提供了一种用于在多层互连结构中形成气隙的方法，以通过使用具有介电常数的电介质材料来改善集成电路的几何结构。具有导电元件的通孔层形成在半导体衬底上。蚀刻停止层在通孔层的前侧蒸发。第一电介质层（105）在蚀刻停止层的上部被蒸发。保形介电阻挡膜在包括沟槽的侧壁的基板的整个表面中蒸发。在保形介质阻挡膜上形成金属扩散阻挡层。沟槽用导线（109）充电。光致抗蚀剂层（112）在多孔介电屏障上蒸发。在光致抗蚀剂层中形成图案，其通过孔（113）暴露多孔电介质阻挡层的部分。通过部分地或完全地蚀刻第一介电层形成气隙。

8. 发明公开

KR1020080055610A ＰＥＣＶＤ 유전체막들의 압축 스트레스를 증가시키는 방법 有权
标题翻译：增加PECVD介质膜压缩应力的方法
公开(公告)号：KR1020080055610A
公开(公告)日：2008-06-19
申请号：KR1020070103998
申请日：2007-10-16
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 발세아누,미헬라 , 뉴옌,빅터티. , 지아,리-쿤 , 주브코브,블라디미르 , 위티,데렉알. , 엠'사드,히쳄
IPC分类号： C23C16/30 , C23C16/00
CPC分类号： H01L21/02167 , H01L21/0206 , H01L21/022 , H01L21/02211 , H01L21/02274 , H01L21/3148 , H01L21/3185 , H01L21/823807 , H01L29/7843
摘要： Methods for forming compressive stress nitride layers, a method for depositing a two layer film having compressive stress is provided, a method for depositing a layer comprising compressive stress is provided, and a method for pre-cleaning a substrate is provided, wherein the compressive stress nitride layers comprise silicon, carbon, and nitrogen and may be carbon-doped silicon nitride layers. A method for depositing a two layer film having compressive stress comprises the steps of: depositing an initiation layer comprising silicon and carbon and optionally nitrogen and/or oxygen on a substrate in a chamber from a first gas mixture in the presence of RF power, wherein the first gas mixture comprises a silicon and carbon-containing precursor and optionally a nitrogen source and/or an oxygen source; and depositing a bulk layer comprising silicon, carbon, and nitrogen on the initiation layer from a second gas mixture in the presence of RF power, wherein the second gas mixture comprises the silicon and carbon-containing precursor, a nitrogen source, and hydrogen gas, and the bulk layer has a compressive stress of -0.1 GPa to -10 GPa. A method for depositing a layer having a compressive stress comprises the steps of: depositing an initiation layer comprising silicon, carbon, and nitrogen on a substrate in a chamber from a first gas mixture in the presence of a plasma, wherein the first gas mixture comprises a silicon and carbon-containing precursor and a nitrogen source and does not comprise hydrogen gas; maintaining the plasma; and subsequently depositing a bulk layer comprising silicon, carbon, and nitrogen on the initiation layer from a second gas mixture in the presence of the plasma, wherein the second gas mixture comprises the silicon and carbon-containing precursor, the nitrogen source, and hydrogen gas, and the bulk layer has a compressive stress of -3 GPa to -10 GPa. A method for pre-cleaning a substrate comprises the steps of: treating a substrate having an upper surface comprising silicide with a gas mixture comprising nitrogen and hydrogen optionally in the presence of a plasma; and subsequently depositing a compressive stress nitride film or a tensile stress nitride film on the substrate.
摘要翻译：提供用于形成压应力氮化物层的方法，一种用于沉积具有压应力的双层膜的方法，提供了一种用于沉积包含压应力的层的方法，并且提供了一种用于预清洗基板的方法，其中压缩应力氮化物层包括硅，碳和氮，并且可以是碳掺杂的氮化硅层。一种用于沉积具有压缩应力的双层膜的方法包括以下步骤：在RF功率存在的情况下，将第一气体混合物中的包含硅和碳以及任选的氮和/或氧的起始层从腔室中的基底上沉积，其中第一气体混合物包含含硅和碳的前体和任选的氮源和/或氧源; 以及在存在RF功率的情况下，从第二气体混合物在起始层上沉积包含硅，碳和氮的本体层，其中所述第二气体混合物包含含硅和碳的前体，氮源和氢气，并且本体层具有-0.1GPa至-10GPa的压缩应力。一种用于沉积具有压应力的层的方法包括以下步骤：在等离子体存在下，将第一气体混合物在室中的基底上沉积包含硅，碳和氮的起始层，其中第一气体混合物包含含硅和碳的前体和氮源，并且不包含氢气; 维持等离子体; 以及随后在等离子体存在下从第二气体混合物沉积在起始层上的包含硅，碳和氮的本体层，其中所述第二气体混合物包含含硅和含碳的前体，氮源和氢气，并且本体层具有-3GPa至-10GPa的压缩应力。预清洗衬底的方法包括以下步骤：任选地在等离子体存在下，用包括氮和氢的气体混合物处理包含硅化物的上表面的衬底; 随后在基底上沉积压应力氮化物膜或拉伸应力氮化物膜。

9. 发明公开

KR1020070051279A 저온 실리콘 화합물 증착 有权
标题翻译：低温硅化合物沉积
公开(公告)号：KR1020070051279A
公开(公告)日：2007-05-17
申请号：KR1020077003856
申请日：2005-08-25
申请人： 에이에스엠 인터내셔널 엔.브이.
发明人： 하베르코트,루벤 , 완,유엣,메이 , 드블랑크,마리누스,제이. , 뷰렌스,자코부스,요한네스 , 토드,미하엘,에이. , 윅스,케이스,디. , 베르크호벤,크리스챤,제이. , 포마레데,크리스토프,에프.
IPC分类号： H01L21/318 , H01L21/20
CPC分类号： H01L21/28194 , C23C16/345 , C23C16/452 , C23C16/45523 , C23C16/45578 , C23C16/515 , H01L21/02381 , H01L21/02422 , H01L21/02532 , H01L21/0262 , H01L21/28202 , H01L21/28211 , H01L21/3141 , H01L21/3144 , H01L21/3145 , H01L21/3148 , H01L21/3185 , H01L29/518
摘要： 배취 반응 챔버 내에서 순차적인 프로세스를 행하여 초고품질의 실리콘 함유 화합물층, 예를 들어, 질화 실리콘층을 저온에서 형성한다. 반응속도제한조건 하에, 트리실란을 실리콘 전구체로서 이용해서 기판상에 실리콘층을 증착시킨다(690). 이어서, 트리실란 흐름을 중단시킨다(692). 다음에, 트리실란 단계 후에 플라즈마 전원(원격 혹은 제자리)을 펄스화하는 등에 의해 실리콘층을 질소 라디칼에 의해 질화함으로써 질화 실리콘층을 형성한다(694). 그 후, 질소 라디칼 공급을 정지시킨다(696). 임의로 비활성화된 암모니아도 연속적으로 혹은 간헐적으로 공급한다. 원하는 경우, 상기 프로세스는 더 두꺼운 두께를 위해 반복되며, 기상 반응을 피하기 위해 각 트리실란 및 실리콘 합성 단계 후에 반응기를 정화시키고, 이때 각 사이클마다 약 5 내지 7 Å의 질화 실리콘을 생성한다.
실리콘층, 반응성 종, 트리실란, 반응 챔버, 집적회로

10. 发明公开

KR1020070032938A ＴＥＲＡ 층을 화학적으로 처리하는 처리 시스템 및 방법 有权
标题翻译：用于化学处理TERA层的处理系统和方法
公开(公告)号：KR1020070032938A
公开(公告)日：2007-03-23
申请号：KR1020067020289
申请日：2005-05-06
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 모스덴앨란 , 야마시타아사오
IPC分类号： H01L21/3065 , H01L21/205
CPC分类号： H01L21/02167 , H01L21/02126 , H01L21/02274 , H01L21/0276 , H01L21/0332 , H01L21/0337 , H01L21/3148 , H01L21/31633
摘要： 기판 상의 TERA 층을 화학적으로 처리하는 처리 시스템 및 방법이 개시되어 있다. 기판의 화학 처리는 기판 상의 노출면을 화학적으로 변경한다. 일 실시형태에서, TERA 층을 처리하는 시스템은 기판 상에 TERA 층을 성막하기 위한 플라즈마 인핸스드 화학적 기상 증착(PECVD) 시스템과, TERA 층에 형상부(feature)를 생성하는 에칭 시스템과, TERA 층에서의 형상부의 크기를 축소시키기 위한 처리 서브시스템을 포함한다.
摘要翻译：用于在衬底上的TERA层的化学处理的处理系统和方法被公开。基材的化学处理会化学改变基材上的暴露表面。在一个实施例中，用于处理TERA层的系统是用于TERA层产生等离子体增强化学气相沉积（PECVD）系统，成形部件（功能），用于在衬底上TERA层的成膜，TERA层的蚀刻系统用于减小在的形状的尺寸的处理子系统。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式