专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2007028101A Ad converter 有权
标题翻译： AD转换器
公开(公告)号：JP2007028101A
公开(公告)日：2007-02-01
申请号：JP2005206104
申请日：2005-07-14
申请人： Sharp Corp , シャープ株式会社
发明人： FUJIMOTO YOSHIHISA
IPC分类号： H03M3/02 , H03M1/14
CPC分类号： H03M3/37 , H03M1/0836 , H03M1/167 , H03M3/416 , H03M3/424 , H03M3/456
摘要： PROBLEM TO BE SOLVED: To provide an AD converter capable of reducing circuit scale and power consumption.
SOLUTION: A ΔΣAD converter 1 comprises a sampling part 2 which samples input signal X for each cycle Ts, an AD conversion part 5 which AD converts the input signal X, a DA conversion part 4 which DA converts an output of the AD conversion part 5, and a loop filter 6 which integrates a difference that is provided when an output of the DA conversion part 4 is subtracted from an output of the sampling part 2, which is outputted to the AD conversion part 5. The sampling part 2 comprises two sampling circuits 8a and 8b arranged parallel to each other. The two sampling circuits 8a and 8b operate in staggered manner, so that the sampling circuits 8a and 8b output the input signal X in delayed manner.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供能够降低电路规模和功耗的AD转换器。解决方案：ΔΣAD转换器1包括：对于每个周期TS采样输入信号X的采样部分2，AD转换输入信号X的AD转换部分5，DA转换AD输出的DA转换部分4 转换部分5和环路滤波器6，该滤波器6将输出到AD转换部分5的DA变换部分4的输出与从采样部分2的输出中减去的差值进行积分。采样部分2 包括彼此平行布置的两个采样电路8a和8b。两个采样电路8a和8b以交错方式操作，使得采样电路8a和8b以延迟的方式输出输入信号X. 版权所有（C）2007，JPO＆INPIT

2. 发明专利

JP4302672B2 Ad converter 有权
公开(公告)号：JP4302672B2
公开(公告)日：2009-07-29
申请号：JP2005206104
申请日：2005-07-14
申请人：シャープ株式会社
发明人：義久藤本
IPC分类号： H03M3/02 , H03M1/14
CPC分类号： H03M3/37 , H03M1/0836 , H03M1/167 , H03M3/416 , H03M3/424 , H03M3/456

3. 发明专利

JP2018506900A ノイズシェーピングを使用した信号のデータ変換のためのシステムおよび方法审中-公开
公开(公告)号：JP2018506900A
公开(公告)日：2018-03-08
申请号：JP2017537931
申请日：2015-12-04
申请人：ホアウェイ・テクノロジーズ・カンパニー・リミテッド
发明人：ラン・フ , サイ・モハン・キラムビ
IPC分类号： H03M3/04
CPC分类号： H03M3/30 , H03M3/416 , H03M3/42 , H03M3/50 , H03M7/3022
摘要：ノイズシェーピング(以下、NS)ループによって処理される信号をより小さい断片に分割し、これらのより小さい断片の少なくともサブセットにNSを適用するための装置および方法が教示される。処理された信号は、次に再合成される。ノイズシェーピングが、より小さい断片に対して実行されるため、各ノイズ・シェーピング・ループの動作速度、したがって、システム全体の動作速度が、出力信号が単一のより高ビットのNSループによって生成される場合よりも速くなる。実施形態は、装置を構成するための構成ブロックをさらに含む。例えば、断片の数、断片計算方法、および各断片のNSはそれぞれ、構成可能であり、一部の実施形態では、プログラム可能である。

4. 发明专利

JP5754550B2 ΔΣ変調器及びΔΣ型A/D変換器有权
标题翻译：＆DGR;＆的Sgr;调制器和＆DGR;＆人马座;型A / D转换器
公开(公告)号：JP5754550B2
公开(公告)日：2015-07-29
申请号：JP2014511050
申请日：2012-04-19
申请人：トヨタ自動車株式会社
发明人：渡辺光
IPC分类号： H03M3/02
CPC分类号： H03M3/422 , H03M3/374 , H03M3/458 , H03M3/464 , H03M3/39 , H03M3/416 , H03M3/424 , H03M3/454

5. 发明专利

JP2017516389A 切換可能な２次再生経路审中-公开
公开(公告)号：JP2017516389A
公开(公告)日：2017-06-15
申请号：JP2016562946
申请日：2015-04-10
申请人：シーラスロジック,インコーポレイテッドCirrus Logic,Inc. , シーラスロジック,インコーポレイテッドCirrus Logic,Inc.
发明人：ダス、テヤスヴィ , エル．メランソン、ジョン , エル．メランソン、ジョン , タッカー、ジョン、シー． , フェイ、シャオファン
IPC分类号： H03M1/68 , H03M3/02
CPC分类号： H03M1/002 , H03M1/0845 , H03M1/66 , H03M1/662 , H03M1/68 , H03M1/70 , H03M1/785 , H03M3/32 , H03M3/392 , H03M3/414 , H03M3/416 , H03M3/50
摘要：本開示の実施例によれば、処理システムは、第1の処理経路と第2の処理経路とを含む複数の処理経路と、デジタル/アナログ・ステージ出力と、コントローラとを含み得る。第1の処理経路は、デジタル入力信号を第1の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第1のデジタル/アナログ変換器を含み得る。第2の処理経路は、デジタル入力信号を第2の中間アナログ信号に変換するための第2のデジタル/アナログ変換器を含み得る。デジタル/アナログ・ステージ出力は、第1の中間アナログ信号と第2の中間アナログ信号との和を含むアナログ信号を生成するように構成され得る。コントローラは、デジタル入力信号の大きさが閾値となる大きさを下回るとき、第1のデジタル/アナログ変換器を低電力状態で動作させるように構成され得る。

6. 发明专利

JPWO2013157127A1 ΔΣ変調器及びΔΣ型Ａ／Ｄ変換器有权
标题翻译： ΔΣ调制器和ΔΣ型A / D转换器
公开(公告)号：JPWO2013157127A1
公开(公告)日：2015-12-21
申请号：JP2014511050
申请日：2012-04-19
申请人：トヨタ自動車株式会社
发明人：渡辺　光 , 光渡辺
IPC分类号： H03M3/02
CPC分类号： H03M3/422 , H03M3/374 , H03M3/39 , H03M3/416 , H03M3/424 , H03M3/454 , H03M3/458 , H03M3/464
摘要：本発明は、ΔΣ変調器及びΔΣ型A/D変換器に係り、最終段の積分器のセトリング時定数を簡素な構成で高速化することで、ΔΣ変調器全体でのサンプリング周波数を高速化させる。具体的には、縦続接続された複数の積分器を備えるΔΣ変調器において、最終段に位置する積分器は、増幅回路を用いないパッシブ積分器であり、かつ、最終段の一段以上前に位置する積分器は、増幅回路とスイッチトキャパシタ回路とを用いたアクティブSC積分器である。また、各積分器はそれぞれ、入力信号をサンプリングしてサンプリングキャパシタに充電する第1動作フェーズと、サンプリングキャパシタに充電された電荷を積分キャパシタに転送して加算積分する第2動作フェーズと、を交互に繰り返すことで、積分演算を行う。
摘要翻译：本发明涉及一种ΔΣ调制器和ΔΣ型A / D转换器，通过加速简单的结构，从而加速整个ΔΣ调制器的采样频率的最后阶段的积分器的稳定时间常数。具体而言，在ΔΣ调制器，包括多个级联连接的积分器，积分器位于最后一个阶段是不使用放大器电路的无源积分器，和位于前一个步骤或在最后阶段积分器对是采用放大电路和一个开关电容器电路的有源SC积分器。交替此外，每个积分器，第一操作阶段充电采样电容器采样输入信号，并且用于相加的整合的第二操作阶段和在采样电容器充电的电荷转移到积分电容，在通过重复执行积分运算。

7. 发明专利

JP2012244199A Operational-amplifier-less/capacitor-less ad converter and td converter 审中-公开
标题翻译：运算放大器无电容电容器AD转换器和TD转换器
公开(公告)号：JP2012244199A
公开(公告)日：2012-12-10
申请号：JP2011108910
申请日：2011-05-14
申请人： Handotai Rikougaku Kenkyu Center:Kk , 株式会社半導体理工学研究センター
发明人： KAWAGUCHI HIROSHI , YOSHIMOTO MASAHIKO , KONISHI KEITA , IZUMI SHINTARO
IPC分类号： H03M1/50
CPC分类号： H03M1/50 , H03M3/416
摘要： PROBLEM TO BE SOLVED: To provide an operational-amplifier-less/capacitor-less AD converter that implements higher order noise shaping by propagating a quantization error while utilizing a noise shaping characteristic of a GROTDC (Gated Ring Oscillator Time to Digital Converter).SOLUTION: The operational-amplifier-less/capacitor-less AD converter includes: a VT conversion circuit section for receiving an analog input voltage and a sampling clock, converting the analog input voltage to a corresponding delay time and outputting time domain data; GRO circuit sections in N stages (N is more than one) for receiving the time domain data; error propagation circuit sections each inserted between the preceding GRO and the following GRO to propagate an output oscillation waveform of the preceding GRO including a quantization error; reset sections each for resetting each corresponding error propagation circuit section and counter circuit section on the sampling clock; counter circuit sections each for measuring the number of waves of the output oscillation waveform of each corresponding GRO; and an output signal generation section for generating an output signal from output count values of the counter circuits.
摘要翻译：要解决的问题：提供一种运算放大器/无电容器的AD转换器，其通过传播量化误差来实现更高阶的噪声整形，同时利用GROTDC（门控振荡器时间到数字转换器）的噪声整形特性）。解决方案：无运算放大器/无电容器AD转换器包括：VT转换电路部分，用于接收模拟输入电压和采样时钟，将模拟输入电压转换为相应的延迟时间并输出时域数据 ; 用于接收时域数据的N级的GRO电路部分（N个多于一个）; 每个插入前面的GRO和随后的GRO之间的误差传播电路部分传播包括量化误差的前面的GRO的输出振荡波形; 每个复位部分用于复位采样时钟上的每个对应的误差传播电路部分和计数器电路部分; 每个用于测量每个对应的GRO的输出振荡波形的波数的计数器电路部分; 以及输出信号生成部分，用于从计数器电路的输出计数值产生输出信号。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2007208984A Measuring and correcting non-linearity of internal multi-bit analog-to-digital converter in delta-sigma analog-to-digital converter 审中-公开
标题翻译：在三角形模拟数字转换器中测量和校正内部多位数模转换器的非线性
公开(公告)号：JP2007208984A
公开(公告)日：2007-08-16
申请号：JP2007020985
申请日：2007-01-31
申请人： Agilent Technol Inc , アジレント・テクノロジーズ・インクAgilent Technologies, Inc.
发明人： STEWART BRIAN
IPC分类号： H03M1/10 , H03M3/02
CPC分类号： H03M3/388 , H03M3/416
摘要： PROBLEM TO BE SOLVED: To detect and correct non-linearity of an internal analog-to-digital converter (ADC) in a delta-sigma ADC.
SOLUTION: An internal ADC in a delta-sigma ADC includes a peculiar delta-sigma ADC circuit. On one embodiment, a constant DC value is applied as the input signal. The sum of the constant DC value and a feedback signal is integrated. Then, a digital approximation including the integrated sum is generated. The feedback signal is generated and allows ramping of the integrated sum.
COPYRIGHT: (C)2007,JPO&INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式