专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2013157127A1 ΔΣ変調器及びΔΣ型Ａ／Ｄ変換器有权
标题翻译： ΔΣ调制器和ΔΣ型A / D转换器
公开(公告)号：JPWO2013157127A1
公开(公告)日：2015-12-21
申请号：JP2014511050
申请日：2012-04-19
申请人：トヨタ自動車株式会社
发明人：渡辺　光 , 光渡辺
IPC分类号： H03M3/02
CPC分类号： H03M3/422 , H03M3/374 , H03M3/39 , H03M3/416 , H03M3/424 , H03M3/454 , H03M3/458 , H03M3/464
摘要：本発明は、ΔΣ変調器及びΔΣ型A/D変換器に係り、最終段の積分器のセトリング時定数を簡素な構成で高速化することで、ΔΣ変調器全体でのサンプリング周波数を高速化させる。具体的には、縦続接続された複数の積分器を備えるΔΣ変調器において、最終段に位置する積分器は、増幅回路を用いないパッシブ積分器であり、かつ、最終段の一段以上前に位置する積分器は、増幅回路とスイッチトキャパシタ回路とを用いたアクティブSC積分器である。また、各積分器はそれぞれ、入力信号をサンプリングしてサンプリングキャパシタに充電する第1動作フェーズと、サンプリングキャパシタに充電された電荷を積分キャパシタに転送して加算積分する第2動作フェーズと、を交互に繰り返すことで、積分演算を行う。
摘要翻译：本发明涉及一种ΔΣ调制器和ΔΣ型A / D转换器，通过加速简单的结构，从而加速整个ΔΣ调制器的采样频率的最后阶段的积分器的稳定时间常数。具体而言，在ΔΣ调制器，包括多个级联连接的积分器，积分器位于最后一个阶段是不使用放大器电路的无源积分器，和位于前一个步骤或在最后阶段积分器对是采用放大电路和一个开关电容器电路的有源SC积分器。交替此外，每个积分器，第一操作阶段充电采样电容器采样输入信号，并且用于相加的整合的第二操作阶段和在采样电容器充电的电荷转移到积分电容，在通过重复执行积分运算。

2. 发明专利

JP2015146604A 調整可能な時間応答を有するディジタル・アナログ変換インタフェース回路审中-公开
标题翻译：具有可调时间响应的数字模拟转换接口电路
公开(公告)号：JP2015146604A
公开(公告)日：2015-08-13
申请号：JP2015048790
申请日：2015-03-11
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：サイード・ユーニス , エミリーア・シミック , トーマス・ウィルボーン
IPC分类号： H03M7/32
CPC分类号： H03F3/24 , H03G3/3036 , H03M3/374 , H03F2200/331 , H03M3/50 , H03M7/3031
摘要：【課題】調整可能な時間応答を有するアナログ信号を生成し、最小の脈動しか追加しないディジタル・アナログ変換インタフェース回路を提供する。【解決手段】時間応答調整回路312、変調器314、及びフィルタ316を含み、時間応答調整回路はディジタル信号を受信し、調整された信号を生成する。変調器は調整された信号を受信し、変調器信号を生成する。フィルタは変調器信号を受信し、アナログ信号を生成する。アナログ信号は時間応答調整回路によって修正される時間応答を有し、時間応答調整回路は利得要素320、遅延要素322、及び加算器324を含む。利得要素はディジタル信号を受信し、スケーリング係数によってスケーリングする。遅延要素はディジタル信号を受信し、時間遅延器により遅延させる。加算器は、利得要素からのスケーリングされた信号及び遅延要素からの遅延信号を合計する。【選択図】図3A
摘要翻译：要解决的问题：提供一种数模转换接口电路，其产生具有可调时间响应的模拟信号并且引入最小附加波动。解决方案：接口电路包括时间响应调整电路312，调制器314和滤波器时间响应调整电路接收数字信号并产生经调整的信号。调制器接收调整后的信号并产生调制信号。滤波器接收调制器信号并产生模拟信号。模拟信号具有由时间响应调整电路修改的时间响应。时间响应调整电路包括增益元件320，延迟元件322和加法器324.增益元件接收数字信号并按比例缩放比例因子。延迟元件接收数字信号并延迟数字信号。夏季将来自增益元件的缩放信号和来自延迟元件的延迟信号相加。

3. 发明专利

JP2008067181A Delta-sigma modulator and its control method 有权
标题翻译： DELTA-SIGMA调制器及其控制方法
公开(公告)号：JP2008067181A
公开(公告)日：2008-03-21
申请号：JP2006244378
申请日：2006-09-08
申请人： Matsushita Electric Ind Co Ltd , 松下電器産業株式会社
发明人： MAEDA CHIKO , ADACHI HISASHI , AKIZUKI TAIJI
IPC分类号： H03M3/02
CPC分类号： H03M3/374 , H03M3/43 , H03M3/448 , H03M3/454
摘要： PROBLEM TO BE SOLVED: To provide a delta-sigma modulator and its control method in which electric power consumption is restrained, and further an S/N is improved by simultaneously realizing two technologies of zero point shift and double sampling. SOLUTION: The delta-sigma modulator includes a first integrator (1), a second integrator (2), a third integrator (3), a local feedback function (4), a delay unit (5), a quantizer (6), a DA converter (7), gains (8a to 8c) of the DA converter, gains (9a to 9c) of the integrators, an adder (10), an integrator 11 without delay of gain one, gain of the local feedback function (12), a DAC (13) with gain one, a delay unit (5) for delaying an output signal of the DA converter (7), and a delay unit (5) for delaying an output signal of the local feedback (4). COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供抑制电力消耗的Δ-Σ调制器及其控制方法，并且通过同时实现零点移位和双重采样的两种技术进一步提高S / N。 Δ-Σ调制器包括第一积分器（1），第二积分器（2），第三积分器（3），局部反馈功能（4），延迟单元（5），量化器 6），DA转换器（7），DA转换器的增益（8a至8c），积分器的增益（9a至9c），加法器（10），积分器11，无延迟延迟1，本地增益反馈功能（12），具有增益1的DAC（13），用于延迟DA转换器（7）的输出信号的延迟单元（5）;以及用于延迟本地反馈的输出信号的延迟单元（4）。版权所有（C）2008，JPO＆INPIT

4. 发明专利

JPWO2014156080A1 デジタル−アナログ変換器及びデジタル−アナログ変換装置有权
标题翻译：数字 - 模拟转换器和数字 - 模拟转换器
公开(公告)号：JPWO2014156080A1
公开(公告)日：2017-02-16
申请号：JP2015508045
申请日：2014-03-19
申请人：旭化成エレクトロニクス株式会社
发明人：達也中鉢 , 達也中鉢 , 純弥中西 , 純弥中西
IPC分类号： H03M1/74
CPC分类号： H03M3/374 , H03M1/002 , H03M1/0836 , H03M1/662 , H03M1/802 , H03M1/804 , H03M3/32 , H03M3/502
摘要：本発明は、時間インターリーブDAC動作により、ΔΣの高OSR化にあたり、従来よりも低消費電流で実現可能なDA変換器を提供する。本発明のDA変換器は、サンプリングフェーズで入力されるデジタル信号の信号レベルに応じてサンプリングキャップ群の複数の容量素子がそれぞれ充電される第1及び第2のアナログセグメント部と、インテグラルフェーズで第1又は第2のアナログセグメント部のサンプリングキャップ群の各容量素子の充電電圧に応じてアナログ信号を出力する演算部とを備え、第1及び第2のアナログセグメント部のうち、一方のアナログセグメント部がサンプリングフェーズの時に、他方のアナログセグメント部がインテグラルフェーズとなることを特徴とする。
摘要翻译：本发明中，通过时间交织DAC操作中，当高OSR .DELTA..SIGMA的，提供与消耗电流比传统的低实现的可能的DA转换器。本发明的DA转换器包括在其中多个组采样帽的电容元件的分别根据在采样阶段对输入数字信号的信号电平被充电的第一和第二模拟段部分，在积分相和用于输出对应于所述第一或采样帽组第二模拟段部分的，所述第一和第二模拟段部分的，模拟段中的一个的电容器的充电电压的模拟信号的算术单元部件是在采样阶段中，其他的模拟段的特征在于包括一个积分相。

5. 发明专利

JP2012519415A Continuous time sigma-delta modulator having a plurality of feedback paths with independent delay 有权
公开(公告)号：JP2012519415A
公开(公告)日：2012-08-23
申请号：JP2011552044
申请日：2010-01-25
申请人：フリースケールセミコンダクターインコーポレイテッド
发明人：オリアエイ、オミッド , ブラスウェル、ブラント
IPC分类号： H03M3/02
CPC分类号： H03M3/374 , H03M3/454
摘要：連続時間型シグマデルタ変調器の装置を提供する。シグマデルタ変調器（１００、２００、３００）は、アナログ信号をデジタル値に変換するように構成された量子化器（１０６、２０６、３０６）を備える。主フィードバック構成（１０８、２０８、３０８）は量子化器に接続されており、デジタル値を第１遅延期間だけ遅延させ、この遅延値に基づき主フィードバック信号を生成する。補償フィードバック構成（１１０、２１０、３１０）は量子化器に接続されており、デジタル値を第２遅延期間だけ遅延させ、この遅延値に基づき補償フィードバック信号を生成する。フォワード信号構成（１０４、２０４、３０４）は、入力信号、主フィードバック信号および補償フィードバック信号に基づき量子化器におけるアナログ信号を生成する。第２遅延期間は第１期間から独立しており第１期間によって影響されず、第２遅延期間は補償フィードバック信号が第１遅延期間を補償するように選択される。

6. 发明专利

JP2010534038A Dynamic slew rate control based on the feedback signal 有权
公开(公告)号：JP2010534038A
公开(公告)日：2010-10-28
申请号：JP2010517121
申请日：2008-07-15
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：クアン、シャオホン , マセ、レナート・ケー−エー
IPC分类号： H03M3/02
CPC分类号： H03M3/374 , H03K17/567 , H03K17/687 , H03M3/424 , H03M3/452
摘要：（ΔΣＡＤＣのような）フィードバック回路内の能動回路のスルー・レートを向上させる技術が説明される。ある設計において、ΔΣＡＤＣは、積分器、スルー・レート向上回路、および制御回路を含む。積分器は入力信号を受信し、出力信号を供給する。スルー・レート向上回路は、ΔΣＡＤＣのフィードバック信号に基づいて積分器のスルー・レートを向上させる。スルー・レート向上回路は、（ｉ）フィードバック信号のある値（例えば最大値および最小値）に対してだけ、ブースト電流を供給するか、（ｉｉ）フィードバック信号の異なる値に対して、異なる量のブースト電流を供給する。ある設計において、スルー・レート向上回路は、積分器に接続された少なくとも１つのブースト回路を含む。各々のブースト回路は、そのブースト回路が有効にされる時に、積分器のスルー・レートを向上させるブースト電流を供給する。

7. 发明专利

JP6009653B2 デジタル−アナログ変換器及びデジタル−アナログ変換装置有权
标题翻译：数字 - 模拟转换器和数字 - 模拟转换器
公开(公告)号：JP6009653B2
公开(公告)日：2016-10-19
申请号：JP2015508045
申请日：2014-03-19
申请人：旭化成エレクトロニクス株式会社
发明人：中鉢達也 , 中西純弥
IPC分类号： H03M1/74
CPC分类号： H03M3/374 , H03M1/002 , H03M1/0836 , H03M1/662 , H03M1/802 , H03M3/32 , H03M3/502 , H03M1/804

8. 发明专利

JP4981968B2 Dynamic slew rate control based on the feedback signal 有权
公开(公告)号：JP4981968B2
公开(公告)日：2012-07-25
申请号：JP2010517121
申请日：2008-07-15
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：クアン、シャオホン , マセ、レナート・ケー−エー
IPC分类号： H03M3/02
CPC分类号： H03M3/374 , H03K17/567 , H03K17/687 , H03M3/424 , H03M3/452

9. 发明专利

JP3917190B2 Synchronization sigma - delta modulator 失效
公开(公告)号：JP3917190B2
公开(公告)日：2007-05-23
申请号：JP52931998
申请日：1998-03-12
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
发明人：エンゲルローザ
IPC分类号： H03M3/02 , H03M1/00
CPC分类号： H03M3/324 , H03M3/374 , H03M3/43 , H03M3/47
摘要： The invention relates to a synchronous sigma-delta modulator with a feedback loop which comprises an integrating filter followed by a polyphase sampler generating a plurality of phase shifted samples and an adder to add the plurality of phase shifted samples and to feed the added samples back to the input of the integrating filter.

10. 发明专利

JP5754550B2 ΔΣ変調器及びΔΣ型A/D変換器有权
标题翻译：＆DGR;＆的Sgr;调制器和＆DGR;＆人马座;型A / D转换器
公开(公告)号：JP5754550B2
公开(公告)日：2015-07-29
申请号：JP2014511050
申请日：2012-04-19
申请人：トヨタ自動車株式会社
发明人：渡辺光
IPC分类号： H03M3/02
CPC分类号： H03M3/422 , H03M3/374 , H03M3/458 , H03M3/464 , H03M3/39 , H03M3/416 , H03M3/424 , H03M3/454

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式