专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015524157A 駆動回路におけるオフセット補償有权
标题翻译：在驱动电路偏移补偿
公开(公告)号：JP2015524157A
公开(公告)日：2015-08-20
申请号：JP2015509267
申请日：2012-05-04
申请人：コーニンクレッカフィリップスエヌヴェ , コーニンクレッカフィリップスエヌヴェ
发明人：マイケルジェイ．コンロイ , マイケルジェイ．コンロイ , ミロスワフグロトコウスキ , ミロスワフグロトコウスキ
IPC分类号： H01L33/00 , G05F1/56 , H05B37/02
CPC分类号： H03M1/70 , G05F1/56 , H02M3/156 , H05B33/0815 , Y10T307/406
摘要：デジタル−アナログ変換器(DAC)におけるオフセットを補償する為の装置及び方法が提示される。装置は、利得ブロックを含んでもよい。利得ブロックの非反転入力部は、DACの最悪ケースの予想正オフセットを上回るように選択されたバイアス電圧が与えられてもよい。利得ブロックの出力からのフィードバックが、プロセッサに提供されてもよい。プロセッサは、DACを駆動する為に接続されてもよい。
摘要翻译：数字 - 的装置和方法用于补偿在模拟转换器（DAC）的偏移量被呈现。该装置可包括一个增益块。选择增益块的非反相输入端的偏置电压可被给定为比所述DAC的预期正偏移最坏的情况下更好。来自增益块的输出反馈可以提供给处理器。该处理器可以被连接到驱动DAC。

2. 发明专利

JP2011102075A Method of improving bit resolution digitization of numeric data 审中-公开
标题翻译：改进数字数据的位分辨率数字化方法
公开(公告)号：JP2011102075A
公开(公告)日：2011-05-26
申请号：JP2009257382
申请日：2009-11-10
申请人： Bosch Corp , ボッシュ株式会社
发明人： TAKAYANAGI RIKA
IPC分类号： B60R16/02
CPC分类号： H03M1/70 , H03M1/822 , H03M1/84
摘要： PROBLEM TO BE SOLVED: To maximally suppress a large change by a vehicle speed in an error in a period of a PWM signal provided based on digital data.
SOLUTION: To which division the period of the PM signal arithmetically operated and calculated based on output of a vehicle speed sensor 4 corresponds. is determined (S102-S114), and when the corresponding division is determined, it is formed as the digital data of signed 16 bits by predetermined resolution on the division (S104, S108, S112 and S116). A DUTY-fixed PWM signal having the period corresponding to this digital data is generated and supplied to a navigation device.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：基于数字数据提供的PWM信号的周期中的误差最大限度地抑制车速的大的变化。
解决方案：基于车速传感器4的输出算术运算和计算的PM信号的周期对应于哪个除法。（S102-S114），并且当确定相应的除法时，它被划分为具有16位的数字数据（S104，S108，S112和S116）。产生具有对应于该数字数据的周期的DUTY固定PWM信号并将其提供给导航装置。版权所有（C）2011，JPO＆INPIT

3. 发明专利

JPS5966223A Expanding type digital-analog converter 失效
标题翻译：扩展型数字模拟转换器
公开(公告)号：JPS5966223A
公开(公告)日：1984-04-14
申请号：JP17710182
申请日：1982-10-08
申请人： Toshiba Corp
发明人： ENDOU KENJIROU
IPC分类号： H03M1/70 , H03M1/18
CPC分类号： H03M1/70
摘要： PURPOSE:To expand the dynamic range of an analog signal by converting a digital signal into the analog signal through a decoder and controlling the amplitude of the analog signal via a gain control circuit according to a gain control signal. CONSTITUTION:The digital signal Xi whose dynamic range is compressed is inputted to a decoder (D/A converter) 21, where the signal is converted into an analog signal Xi. This analog signal Xi is inputted to a gain control circuit 22, after the amplitude is controlled according to a gain control signal Y2, the result is outputted as an output analog signal Xd. Further, the digital signal Xi is delayed by one sampling period via a delay circuit 23, then inputted to an amplitude detecting circuit 24 as a signal Y1 so as to serve to produce said signal Y2. The signal Y2 provides a large gain when the amplitude of the Y1 of the digital signal Xi is large and provides a small gain when the amplitude is small, allowing to control the expansion of the dynamic range of the analog signal Xi.
摘要翻译：目的：通过解码器将数字信号转换为模拟信号，通过增益控制电路根据增益控制信号控制模拟信号的幅度，扩展模拟信号的动态范围。构成：动态范围被压缩的数字信号Xi被输入到解码器（D / A转换器）21，其中信号被转换为模拟信号Xi。该模拟信号Xi被输入到增益控制电路22，在根据增益控制信号Y2控制幅度之后，输出结果作为输出模拟信号Xd。此外，数字信号Xi经由延迟电路23延迟一个采样周期，然后输入到幅度检测电路24作为信号Y1，以便产生所述信号Y2。当数字信号Xi的Y1的振幅大时，信号Y2提供大的增益，当振幅较小时，信号Y2提供小的增益，从而允许控制模拟信号Xi的动态范围的扩展。

4. 发明专利

JP2017516389A 切換可能な２次再生経路审中-公开
公开(公告)号：JP2017516389A
公开(公告)日：2017-06-15
申请号：JP2016562946
申请日：2015-04-10
申请人：シーラスロジック,インコーポレイテッドCirrus Logic,Inc. , シーラスロジック,インコーポレイテッドCirrus Logic,Inc.
发明人：ダス、テヤスヴィ , エル．メランソン、ジョン , エル．メランソン、ジョン , タッカー、ジョン、シー． , フェイ、シャオファン
IPC分类号： H03M1/68 , H03M3/02
CPC分类号： H03M1/002 , H03M1/0845 , H03M1/66 , H03M1/662 , H03M1/68 , H03M1/70 , H03M1/785 , H03M3/32 , H03M3/392 , H03M3/414 , H03M3/416 , H03M3/50
摘要：本開示の実施例によれば、処理システムは、第1の処理経路と第2の処理経路とを含む複数の処理経路と、デジタル/アナログ・ステージ出力と、コントローラとを含み得る。第1の処理経路は、デジタル入力信号を第1の中間アナログ信号に変換するための、高電力状態及び低電力状態で動作するように構成される第1のデジタル/アナログ変換器を含み得る。第2の処理経路は、デジタル入力信号を第2の中間アナログ信号に変換するための第2のデジタル/アナログ変換器を含み得る。デジタル/アナログ・ステージ出力は、第1の中間アナログ信号と第2の中間アナログ信号との和を含むアナログ信号を生成するように構成され得る。コントローラは、デジタル入力信号の大きさが閾値となる大きさを下回るとき、第1のデジタル/アナログ変換器を低電力状態で動作させるように構成され得る。

5. 发明专利

JP2016208361A オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器审中-公开
标题翻译：音频电路，汽车音响系统，使用相同的电子设备的音频组件系统
公开(公告)号：JP2016208361A
公开(公告)日：2016-12-08
申请号：JP2015089557
申请日：2015-04-24
申请人：ローム株式会社
发明人：酒井光輝
IPC分类号： H04R3/00 , H03M1/10 , H03G3/02
CPC分类号： H03M1/66 , H03F3/187 , H03F3/20 , H03F3/213 , H03F3/68 , H03M1/70 , H03F2200/03 , H03F2200/375 , H03G3/3005 , H03M1/742
摘要：【課題】ノイズを抑制したオーディオ回路を提供する。【解決手段】D/Aコンバータ210は、デジタルオーディオデータD IN をアナログの差動オーディオ信号V P ,V N に変換する。差動/シングルエンド変換回路230は、差動オーディオ信号V P ,V N をシングルエンドオーディオ信号V SE に変換する。ボリューム回路220は、シングルエンドオーディオ信号V SE を受け、ボリューム値に応じた利得で増幅する。基準電圧源240は、差動/シングルエンド変換回路230およびボリューム回路220に共通に使用される基準電圧V REF を生成する。キャリブレーション回路250は、キャリブレーション動作時に、差動/シングルエンド変換回路230の出力電圧V SE と基準電圧V REF の差分がゼロに近づくように、D/Aコンバータ210に作用して差動オーディオ信号V P ,V N の少なくとも一方をシフトさせる。【選択図】図3
摘要翻译：本发明的一个目的是提供一种抑制噪声的音频电路。 D / A转换器210转换的数字音频数据DIN模拟差分音频信号VP，所述VN。差分/单端转换电路230中的差动音频信号VP，VN的在所述单端声频信号转换VSE。音量电路220接收一个单端的音频信号VSE，由对应于所述体积值的增益放大。基准电压源240产生被共同使用于差动/单端转换电路230和音量电路220的参考电压VREF。校准电路250，校准操作期间，输出电压VSE和端转换电路230的参考电压VREF之间的差/单像差接近于零，在D差分音频信号的行为/ A转换器210 VP 将这个VN中的至少一个。点域

6. 发明专利

JP5915652B2 送信装置、送信方法、および通信システム有权
标题翻译：发送装置，发送方法和通信系统，
公开(公告)号：JP5915652B2
公开(公告)日：2016-05-11
申请号：JP2013523973
申请日：2012-07-05
申请人：日本電気株式会社
发明人：安部淳一
IPC分类号： H03M1/66 , H04B10/516
CPC分类号： H04B10/516 , H03M1/70 , H04B10/07 , H04B10/25137 , H04B10/5053 , H04B10/548 , H04B10/612 , H04L27/2627 , H04B2210/254

7. 发明专利

JPWO2013008871A1 送信装置、送信方法、および通信システム有权
标题翻译：发送装置，发送方法和通信系统，
公开(公告)号：JPWO2013008871A1
公开(公告)日：2015-02-23
申请号：JP2013523973
申请日：2012-07-05
申请人：日本電気株式会社
发明人：安部　淳一 , 淳一安部
IPC分类号： H04B10/516 , H03M1/66
CPC分类号： H04B10/516 , H03M1/70 , H04B10/07 , H04B10/25137 , H04B10/5053 , H04B10/548 , H04B10/612 , H04B2210/254 , H04L27/2627
摘要：高速で大容量なデジタル通信におけるD/A変換器の分解能不足による伝送特性の劣化を解消する送信装置を提供するため、本発明の送信装置は、入力データを符号化する符号化部11と、符号化部11からの出力信号を、この出力信号に基づく不等間隔な量子化レベル間隔を用いて、デジタル−アナログ変換部13の分解能に基づく量子化レベル数で量子化する不等間隔量子化部12と、不等間隔量子化部12からの出力信号をアナログ信号に変換するデジタル−アナログ変換部13と、あらかじめ設定された初期伝達関数と不等間隔量子化部12の伝達関数とのズレを相殺するように、デジタル−アナログ変換部13の出力レベルを調整する出力レベル調整部14と、出力レベル調整部14によって調整されたデジタル−アナログ変換部の出力信号に基づいて送信信号を生成する変調部15と、を備える。
摘要翻译：到由于D的分辨率不足提供一种传输装置，以消除的传输特性的恶化/在高速大容量的数字通信的转换器，本发明的发送装置，对于输入数据进行编码的编码单元11中，从编码单元11的输出信号，使用基于所述输出信号，数字非等距量化级别区间 - 用于基于所述模拟转换器13的分辨率量化所述量化电平数非等距离的量化的部件12，数字从非等距离的量化单元12的输出转换信号转换成模拟信号 - 模拟转换单元13，初始传递函数和不均匀的量化器12的传递函数，它是预先设置之间的偏差以便消除，数字 - 用于调节所述模拟转换器13的输出电平的输出电平调节器14，该数字由输出电平调整单元14调整 - 基于所述模拟转换器单元的输出信号的发送信号包括调制单元15，用于成型，。

8. 发明专利

JP2015089126A 受信機およびこれを備えるディスプレイ有权
标题翻译：接收器和显示器包含它
公开(公告)号：JP2015089126A
公开(公告)日：2015-05-07
申请号：JP2014217922
申请日：2014-10-27
申请人：三星ディスプレイ株式會社 , Samsung Display Co.,Ltd.
发明人：モハマドヘクマット , アミールアミルカニー
IPC分类号： H04L25/03 , H03M1/74 , H04B1/10
CPC分类号： H04L25/03057 , G09G5/006 , H03M1/002 , H03M1/70 , H04L25/03146 , H04L25/03878 , G09G2310/0297 , G09G2330/021
摘要：【課題】受信機およびこれを備えるディスプレイを提供すること。【解決手段】予測的タップのためのオフセットを提供するために、一つ以上の電界効果トランジスタ(FET)のボディバイアスを使用する予測的決定フィードバックイコライザが提供される。一実施形態において、予測的決定フィードバックイコライザの予測タップは、差動増幅器構成内において二つのFETで構成された差動増幅器を備え、一つまたは二つのFETのボディバイアスは差動増幅器内においてオフセットを提供するように制御される。一実施形態において、ボディバイアス電圧を提供するためにDAC抵抗器を駆動する電流DACが用いられ、電流DACの電流ソースのバイアスを制御するために最大可能DAC出力電圧を形成する複製回路を備えるフィードバック回路が用いられる。【選択図】図3
摘要翻译：要解决的问题：提供接收机和包括该接收机和显示器的显示器。解决方案：提供了一种使用一个或多个场效应晶体管（FET）的体偏置来提供预测抽头的偏移的预测判决反馈均衡器。在一个实施例中，预测判决反馈均衡器的预测抽头包括由差分放大器配置中的两个FET组成的差分放大器，并且控制一个或两个FET的体偏置以在差分放大器中提供偏移。在一个实施例中，驱动DAC电阻器的电流DAC用于提供体偏置电压，并且使用包括形成最大可能DAC输出电压的复制电路的反馈电路来控制电流DAC的电流源的偏置。

9. 发明专利

JP4831146B2 Digital - analog conversion circuit, solid-state imaging device and an imaging apparatus 有权
公开(公告)号：JP4831146B2
公开(公告)日：2011-12-07
申请号：JP2008224165
申请日：2008-09-01
申请人：ソニー株式会社
发明人：勝菊地 , 将次鬼塚
IPC分类号： H04N5/374 , H03M1/08 , H04N5/335 , H04N5/378
CPC分类号： H03M1/70 , H03M1/742

10. 发明专利

JP3726574B2 D / a conversion device 有权
公开(公告)号：JP3726574B2
公开(公告)日：2005-12-14
申请号：JP22280799
申请日：1999-08-05
申请人：ヤマハ株式会社
发明人：幸二新美 , 隆二若槻 , 清人黒岩
IPC分类号： H03G3/00 , H03M1/08 , H03M1/70
CPC分类号： H03M1/70

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式