专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5752764B2 調整可能な時間応答を有するディジタル・アナログ変換インタフェース回路有权
标题翻译：具有可调时间响应数字 - 模拟转换器接口电路
公开(公告)号：JP5752764B2
公开(公告)日：2015-07-22
申请号：JP2013186816
申请日：2013-09-09
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：サイード・ユーニス , エミリーア・シミック , トーマス・ウィルボーン
IPC分类号： H03M7/32
CPC分类号： H03F3/24 , H03G3/3036 , H03M3/374 , H03F2200/331 , H03M3/50 , H03M7/3031

2. 发明专利

JPWO2012032690A1 デルタシグマ変調器、積分器、および無線通信装置审中-公开
公开(公告)号：JPWO2012032690A1
公开(公告)日：2013-12-12
申请号：JP2012532836
申请日：2011-04-28
申请人：パナソニック株式会社
发明人：幸嗣小畑 , 幸嗣小畑 , 松川　和生 , 和生松川 , 陽介三谷 , 陽介三谷 , 道正　志郎 , 志郎道正
IPC分类号： H03M3/02
CPC分类号： H03M3/50 , H03F3/45076 , H03M3/438
摘要：デルタシグマ変調器は、演算増幅器(10)を有する積分器(1)と、積分器の出力を量子化する量子化器(2)と、量子化器のデジタル出力を電流信号に変換して演算増幅器の反転入力端に負帰還する第1のD/A変換器(3)と、積分器の入力信号を量子化器の入力端にフィードフォワードするフィードフォワードパス(4)と、量子化器のデジタル出力を電流信号に変換して量子化器の入力端に負帰還する第2のD/A変換器(5)とを備えている。積分器(1)は、一端が当該積分器の入力信号に接続され、他端が演算増幅器の反転入力端に接続された抵抗素子(11)と、演算増幅器の反転入力端と出力端との間に互いに直列接続されたn個の容量性回路(12)と、一端が容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたn−1個の抵抗素子(13)とを有する。

3. 发明专利

JP2012075130A Digital-to-analog interface circuit having adjustable time response 审中-公开
标题翻译：具有可调节时间响应的数字到模拟接口电路
公开(公告)号：JP2012075130A
公开(公告)日：2012-04-12
申请号：JP2011237247
申请日：2011-10-28
申请人： Qualcomm Inc , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人： YOUNIS SAED , EMILIA SCHMICK , THOMAS WILBORN
IPC分类号： H03M3/02 , H03M7/32 , H03F3/24 , H03G3/20 , H03G3/30 , H03M3/00
CPC分类号： H03F3/24 , H03F2200/331 , H03G3/3036 , H03M3/374 , H03M3/50 , H03M7/3031
摘要： PROBLEM TO BE SOLVED: To provide an interface circuit having adjustable time response while maintaining small ripple amplitude.SOLUTION: An interface circuit 310 for converting a digital signal to an analog signal includes a time response adjustment circuit 312, a modulator 314 and a filter 316. The time response adjustment circuit 312 receives the digital signal and generates an adjusted signal. The modulator 314 couples to the time response adjustment circuit 312, receives the adjusted signal, and generates a modulator signal. The filter 316 couples to the modulator, receives the modulator signal, and generates the analog signal.
摘要翻译：要解决的问题：提供具有可调整的时间响应的接口电路，同时保持小的纹波幅度。解决方案：用于将数字信号转换为模拟信号的接口电路310包括时间响应调整电路312，调制器314和滤波器316.时间响应调整电路312接收数字信号并产生经调整的信号。调制器314耦合到时间响应调整电路312，接收经调整的信号，并产生调制器信号。滤波器316耦合到调制器，接收调制器信号，并产生模拟信号。版权所有（C）2012，JPO＆INPIT

4. 发明专利

JP4668324B2 Delta-sigma modulator for analog-to-digital converter 有权
公开(公告)号：JP4668324B2
公开(公告)日：2011-04-13
申请号：JP2009039608
申请日：2009-02-23
申请人：フォベオン・インコーポレーテッド
发明人：アンドリュー・コール , ブライアン・ジェフリー・ギャロウェー
IPC分类号： H03M1/56 , H03M7/32
CPC分类号： H03M1/1014 , H03M1/56 , H03M1/58 , H03M3/50

5. 发明专利

JP4514881B2 Noise attenuation circuit and method in a data converter 有权
公开(公告)号：JP4514881B2
公开(公告)日：2010-07-28
申请号：JP2000055147
申请日：2000-03-01
申请人：フリースケールセミコンダクターインコーポレイテッド
发明人：キヨシ・カセ , ディビッド・ヤティム , ポール・アストラチャン , ヨセフ・ワイ・チャン
IPC分类号： H03M1/08 , H03M3/02
CPC分类号： H03M3/324 , H03M3/37 , H03M3/50

6. 发明专利

JP4451821B2 Using a delta-sigma modulator, the generation of an improved analog signal 有权
公开(公告)号：JP4451821B2
公开(公告)日：2010-04-14
申请号：JP2005219316
申请日：2005-07-28
申请人：ヴェリジー(シンガポール) プライベートリミテッドVerigy(Singapore)Pte.Ltd.
发明人：ヨヘン・リヴォワール
IPC分类号： H03M3/02
CPC分类号： H03M7/3013 , H03M3/344 , H03M3/50 , H03M7/3024 , H03M7/3031

7. 发明专利

JP2008219324A Δσ ad converter, class-d amplifier, and dc-dc converter 有权
标题翻译： DeltaSigma AD转换器，CLASS-D放大器和DC-DC转换器
公开(公告)号：JP2008219324A
公开(公告)日：2008-09-18
申请号：JP2007052299
申请日：2007-03-02
申请人： Yamaha Corp , ヤマハ株式会社
发明人： MORISHIMA MORIHITO
IPC分类号： H03M3/02 , H03F3/217 , H03K7/08
CPC分类号： H02M3/157 , H03F3/2175 , H03M3/344 , H03M3/424 , H03M3/50
摘要： PROBLEM TO BE SOLVED: To provide a ΔΣ AD converter which can obtain a high dynamic range in a state that a sampling frequency of ΔΣ modulation is made to be comparatively low. SOLUTION: A subtractor 18 subtracts a feedback signal from an analog input signal. An integrator 20 integrates an output signal of the subtractor 18. A comparator 22 compares an output signal of the integrator 20 with a predetermined threshold value, and carries out binarization. A counter 24 counts a clock signal of a predetermined frequency, and measures each pulse width of an output signal of the comparator 22. Output data of the counter 24 are thinned by a predetermined sampling rate of a decimation filter 28 through a loop filter 26. Output data of the decimation filter 28 become AD conversion outputs. A PWM circuit 30 outputs an output signal of a predetermined period with a duty according to an output pulse of the loop filter 26, and the PWM signal is inputted to the subtractor 18 as the feedback signal. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种在ΔΣ调制的采样频率相对较低的状态下可以获得高动态范围的ΔΣAD转换器。解决方案：减法器18从模拟输入信号中减去反馈信号。积分器20对减法器18的输出信号进行积分。比较器22将积分器20的输出信号与预定阈值进行比较，并执行二值化。计数器24对预定频率的时钟信号进行计数，并测量比较器22的输出信号的每个脉冲宽度。计数器24的输出数据通过环路滤波器26以抽取滤波器28的预定采样速率减薄。抽取滤波器28的输出数据成为AD转换输出。 PWM电路30根据环路滤波器26的输出脉冲输出具有占空比的预定周期的输出信号，并将PWM信号作为反馈信号输入到减法器18。版权所有（C）2008，JPO＆INPIT

8. 发明专利

JP2007520136A da converter system and method for converting a multi-bit digital signal into an analog signal 审中-公开
公开(公告)号：JP2007520136A
公开(公告)日：2007-07-19
申请号：JP2006550408
申请日：2005-01-18
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
发明人：アドリアヌス、イェー．エム．ファン、テイル , デルク、レーフマン
IPC分类号： H03M7/32 , H03M1/08 , H03M1/10 , H03M3/02
CPC分类号： H03M3/50 , H03M3/382 , H03M7/3022
摘要：ＤＡコンバータシステムは、マルチビットシグマ−デルタ変調器およびＤＡコンバータのカスケードを含む。シグマ−デルタ変調器の量子化雑音は分離され、分離された量子化雑音は、周波数に依存しない信号伝達関数を有する第２ノイズシェーパ内でワード長短縮され、分離されたワード長の短縮された量子化雑音は、上記カスケードの量子化雑音から減じられる。好ましくは、分離された量子化雑音は、第２ノイズシェーパの前で増幅され、その後で減衰される。

9. 发明专利

JP2007508580A Generation of a bit stream with high compression gain 审中-公开
公开(公告)号：JP2007508580A
公开(公告)日：2007-04-05
申请号：JP2006530989
申请日：2004-10-08
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
发明人：エルウィンヤンッセン , デルクレーフマン
IPC分类号： G10L19/00 , H03M3/02 , H03M7/30 , H03M7/32
CPC分类号： H03M7/3006 , H03M3/35 , H03M3/458 , H03M3/50 , H03M7/302
摘要：より高い圧縮利得に帰着するビットストリームを生成するシステム（１０）及び方法。前記システムは通常の１ビットＳＤＭに類似する。内部的には、システム（１０）は毎時点ごとにＮ個のとり得る解を追跡することにより、最良のとり得るビットシーケンスを見出すことを試みる。実装においては、前記システムはＮ（＞Ｉ）個のトレリス経路構造（２０）を持つ。全ての経路が、とり得る出力ビットストリームを追跡するために利用される。ビットストリームの品質は、入力と出力との間の（周波数加重された）差を測定することにより決定される。本測定値が減少され又は最小化される。

10. 发明专利

JP2006050616A Improved analog signal generation using delta-sigma modulator 有权
标题翻译：改进的使用DELTA-SIGMA调制器的模拟信号产生
公开(公告)号：JP2006050616A
公开(公告)日：2006-02-16
申请号：JP2005219316
申请日：2005-07-28
申请人： Agilent Technol Inc , アジレント・テクノロジーズ・インクAgilent Technologies, Inc.
发明人： RIVOIR JOCHEN
IPC分类号： H03M3/02
CPC分类号： H03M7/3013 , H03M3/344 , H03M3/50 , H03M7/3024 , H03M7/3031
摘要： PROBLEM TO BE SOLVED: To improve signal integrity of analog signals.
SOLUTION: The present invention relates to a method and system for generating an analog signal x(t) based on samples x[k] representing the analog signal. The method includes feeding the samples into a delta-sigma modulator and the delta-sigma modulator outputting a sequence of bits q[k]. A non-linear time-discrete function is introduced into a feedback loop between a quantizer element and a delta element of the delta-sigma modulator, where arguments of the non-linear time-discrete function include a current bit and at least one bit previous to the current bit.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提高模拟信号的信号完整性。解决方案：本发明涉及一种基于表示模拟信号的样本x [k]产生模拟信号x（t）的方法和系统。该方法包括将样本馈送到Δ-Σ调制器中，并且Δ-Σ调制器输出比特序列q [k]。非线性时间离散函数被引入到量化器元件和delta-sigma调制器的delta元件之间的反馈环路中，其中非线性时间离散函数的参数包括当前位和至少一个位前一个到当前位版权所有（C）2006，JPO＆NCIPI

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式