专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2007214960A Flip-flop circuit and frequency divider using it 审中-公开
标题翻译： FLIP-FLOP电路和使用它的频率分路器
公开(公告)号：JP2007214960A
公开(公告)日：2007-08-23
申请号：JP2006033595
申请日：2006-02-10
申请人： Oki Electric Ind Co Ltd , 沖電気工業株式会社
发明人： AKAHORI AKIRA
IPC分类号： H03K3/356 , H03K23/00
CPC分类号： H03K23/58 , H03K3/012 , H03K3/356139 , H03K23/60
摘要： PROBLEM TO BE SOLVED: To obtain low power consumption while operation speed is kept unchanged. SOLUTION: In a toggle type flip-flop circuit (TFF), each signal of an output terminal (out) and an inverse output terminal (outb) latched at latch portions 22A, 22B are converted through a clock (ck) and an inverse clock (ckb). A load transistor 21-11 connected to the output terminal (out) is subjected to continuity control by a signal from the inverse output terminal (outb), and a load transistor 21-12 connected to the inverse output terminal (outb) is subjected to continuity control by a signal from the output terminal (out). In this way, the low power consumption is ensured while rising speed of H level signal is kept unchanged. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：为了在运行速度保持不变的情况下获得低功耗。解决方案：在触发式触发器电路（TFF）中，锁存部分22A，22B上锁存的输出端子（out）和反向输出端子（outb）的每个信号通过时钟（ck）和反时钟（ckb）。连接到输出端子（out）的负载晶体管21-11通过来自反向输出端子（outb）的信号进行导通性控制，连接到反相输出端子（outb）的负载晶体管21-12被通过输出端子（输出）的信号进行连续性控制。这样，在H电平信号的上升速度保持不变的同时确保低功耗。版权所有（C）2007，JPO＆INPIT

2. 发明专利

JP2009502103A Method and apparatus for dividing the clock signal 审中-公开
公开(公告)号：JP2009502103A
公开(公告)日：2009-01-22
申请号：JP2008522928
申请日：2006-07-17
申请人：マイクロンテクノロジー, インク.
发明人：リン，フェン
IPC分类号： H03K23/00 , G06F1/08
CPC分类号： H03K23/44 , G06F1/04 , H03K23/60
摘要：クロック信号（４６）を２、３、４、または６の増分で分周するように構成される純単相論理クロック分周器（２０）が提供される。純単相論理クロック分周器（２０）がスタティック論理の代わりに純単相論理基づいたため、純単相論理クロック分周器（２０）は、スタティック論理ゲートに基づいたクロック分周器によって確実に分周されることができないクロック信号（４６）を確実に分周することが可能である。また、２．５ＧＨｚと４ＧＨｚの間の周波数を有する入力信号（４６）を受信しそして入力信号の周波数のおおよそ３分の１の周波数を有する出力信号（５４）を作る方法も提供される。
【選択図】図２

3. 发明专利

JP2007173971A Analog frequency divider 审中-公开
标题翻译：模拟频率分路器
公开(公告)号：JP2007173971A
公开(公告)日：2007-07-05
申请号：JP2005365298
申请日：2005-12-19
申请人： Toyota Industries Corp , 株式会社豊田自動織機
发明人： INOUE JUNJI
IPC分类号： H03K23/00
CPC分类号： H03K23/60
摘要： PROBLEM TO BE SOLVED: To provide an analog frequency divider having a wide operational frequency bandwidth.
SOLUTION: A parallel circuit of an inductor L1 and a resistor R1 is connected as a load between a power supply voltage VDD and the drain of an MOS transistor TR1, and a parallel circuit of an inductor L2 and a resistor R2 is connected as a load between the power supply voltage VDD and the drain of an MOS transistor TR2. Consequently, operational frequency bandwidth of a frequency divider can be widened.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供具有宽工作频率带宽的模拟分频器。电感器L1和电阻器R1的并联电路作为负载在电源电压VDD和MOS晶体管TR1的漏极之间连接，并且电感器L2和电阻器R2的并联电路被连接作为电源电压VDD与MOS晶体管TR2的漏极之间的负载。因此，可以扩大分频器的工作频率带宽。版权所有（C）2007，JPO＆INPIT

4. 发明专利

JPS5946137B2 JPS5946137B2 - 失效
公开(公告)号：JPS5946137B2
公开(公告)日：1984-11-10
申请号：JP11090676
申请日：1976-09-17
申请人： Santoru Erekutoroniku Oruroje Sa
发明人： ERITSUKU ANDORE BITOZU
IPC分类号： H03K3/356 , H03K23/00 , H03K23/58 , H03K23/60
CPC分类号： H03K23/60

5. 发明专利

JPS59122128A Cmos counter circuit 失效
标题翻译： CMOS计数器电路
公开(公告)号：JPS59122128A
公开(公告)日：1984-07-14
申请号：JP22865082
申请日：1982-12-28
申请人： Fujitsu Ltd
发明人： KIMURA MASAHARU
IPC分类号： H03K23/54 , H03K23/60
CPC分类号： H03K23/60
摘要： PURPOSE:To output a non-inverting signal and an inverting signal in the same phase by a clock signal of single phase by constituting a dynamic counter circuit of a CMOS to quicken the speed and make the power consumption low. CONSTITUTION:When the level of an input is an L, then an MOS transistor(TR) T1 is turned off and a TRT2 is turned on. As a result, a point C goes to an H level and a T5 is turned off. Further, since the level of the input to a T3 is L, a voltage at a point (d) remains at the preceding level. When the voltage stored at the point (d) is in the L level, then a T8 is turned off and a T7 is turned off. Since a T9 is turned on, a point (e) reaches the H level and a non-inverting output Qn goes to the H level. Then, an output point (f) of inverters T10, T11 goes to the L level. Suppose that the input is changed to the H level, the point (d) goes to the H level and the output level at the points (e) and (f) is unchanged. When the input goes to the L level again, the point (e) goes to the L level and the point (f) is inverted into the H level.
摘要翻译：目的：通过构成CMOS的动态计数器电路，通过单相的时钟信号在相位相中输出同相反相信号和反相信号，以加快速度，降低功耗。构成：当输入电平为L时，MOS晶体管（TR）T1截止，TRT2导通。结果，点C变为H电平，T5关闭。此外，由于输入到T3的电平为L，所以在点（d）处的电压保持在前一电平。当存储在点（d）的电压处于L电平时，则T8断开，T7断开。由于T9导通，点（e）达到H电平，同相输出Qn变为H电平。然后，逆变器T10，T11的输出点（f）变为L电平。假设输入变为H电平，点（d）变为H电平，点（e）和（f）的输出电平不变。当输入再次进入L电平时，点（e）变为L电平，点（f）反转为H电平。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式