会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 7. 发明专利
    • ダイオードの製造方法
    • 二极管制造方法
    • JP2016146433A
    • 2016-08-12
    • JP2015023321
    • 2015-02-09
    • トヨタ自動車株式会社
    • 大西 徹松浦 佑一郎
    • H01L29/868H01L29/872H01L29/861H01L29/78H01L29/739H01L21/336H01L21/8234H01L27/06H01L27/088H01L21/329
    • H01L21/8222H01L21/8248H01L27/0716H01L27/0727H01L29/6609H01L29/66348H01L21/26513H01L21/266
    • 【課題】ピラー領域を有するダイオードにおいて、ホール注入抑制効果と素子サイズとを両立することが可能な技術を提供する。 【解決手段】第1範囲の半導体基板の上面12aに対して、第1深さD1にn型不純物を注入する第1注入工程と、第1範囲を一部に含む第2範囲の上面に対して、第1深さよりも浅い第2深さD2にn型不純物を注入する第2注入工程と、第2範囲の両側に位置する第3範囲の上面に対して、第1深さよりも浅い第3深さD2に、第2注入工程で注入したn型不純物よりも高濃度にp型不純物を注入する第3注入工程と、半導体基板を熱処理することによって、第3注入工程でp型不純物を注入した領域に第1p型領域を形成し、第1注入工程と第2注入工程でn型不純物を注入した領域の一部に第1n型領域35aを形成する第1熱処理工程とを有する。 【選択図】図5
    • 要解决的问题:提供能够平衡具有柱状区域的二极管中的空穴注入抑制效果和元件尺寸的技术。解决方案:二极管制造方法包括:将n型杂质注入顶部的第一注入工艺 在第一深度D1的第一范围内的半导体衬底的表面12a; 在第二深度D2比第一深度浅的部分包括第一范围的第二范围内向顶面注入n型杂质的第二注入处理; 在第二范围的两侧的第三范围的顶面上注入p型杂质的第三注入处理,该第三范围在比第一深度浅的第三深度D2处,并且浓度高于注入到第一深度的n型杂质的浓度 第二次注射过程; 以及对所述半导体基板进行热处理的第一热处理工序,以在所述第三注入工序中注入所述p型杂质的区域中形成第一p型区域,并形成第一n型区域 在第一次注射过程和第二次注射过程中注入n型杂质的区域的一部分。选择图:图5
    • 9. 发明专利
    • 半導体装置および半導体装置の製造方法
    • 半导体器件和半导体器件制造方法
    • JP2015207642A
    • 2015-11-19
    • JP2014086893
    • 2014-04-18
    • ルネサスエレクトロニクス株式会社
    • 椿 茂樹
    • H01L21/336H01L29/78H01L27/08H01L21/822H01L27/04H01L29/861H01L29/868H01L29/66H01L21/329H01L29/866H01L29/786H01L27/06
    • H01L27/0255H01L21/84H01L27/0629H01L27/1203H01L29/0649H01L29/6609H01L29/861
    • 【課題】半導体装置の特性の向上を図る。 【解決手段】本半導体装置は、半導体層上にゲート絶縁膜GIを介して形成されたゲート電極GEと、ゲート電極GEの両側の半導体層中に形成されたソース、ドレイン領域(s、d)と、を有するMOSFETと、ダイオードと、を有する。ダイオードは、n + 型半導体領域NPと、p型半導体領域PRと、p + 型半導体領域PPと、を有する。そして、ゲート電極GEは、n + 型半導体領域NPと接続されるように形成されたn型半導体領域NRを介してn + 型半導体領域NPと接続されている。また、p + 型半導体領域PPは、ゲート電極GEの下方の半導体層と接続されている。このように、MOSFETのバックゲートBGとゲート電極GEとの間に、ダイオードを設けることで、ゲート絶縁膜GIの破壊を防止することができる。 【選択図】図2
    • 要解决的问题:提高半导体器件的特性。解决方案:半导体器件包括:MOSFET,其具有通过栅极绝缘层GI形成在半导体层上的栅电极GE,以及形成在栅极绝缘层GI中的源极和漏极区域(s,d) 栅电极GE两侧的半导体层; 和二极管。 二极管具有n型半导体区域NP,p型半导体区域PR和p型半导体区域PP。 栅电极GE经由形成为连接到n型半导体区域NP的n型半导体区域NR连接到n型半导体区域NP。 此外,p型半导体区域PP连接到栅电极GE下方的半导体层。 如上所述,通过在背栅极BG和MOSFET的栅电极GE之间设置二极管,可以防止栅极绝缘膜GI的击穿。