专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017022408A 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法审中-公开
标题翻译：微电子封装和相应的制造方法具有双刻蚀的倒装芯片连接器或多个蚀刻倒装芯片连接器
公开(公告)号：JP2017022408A
公开(公告)日：2017-01-26
申请号：JP2016193838
申请日：2016-09-30
申请人：テッセラ,インコーポレイテッド
发明人：ハーバ,ベルガセム
IPC分类号： H01L21/60 , H01L23/12
CPC分类号： H01L23/48 , H01L21/4853 , H01L23/49811 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L21/563 , H01L2224/0401 , H01L2224/0558 , H01L2224/05644 , H01L2224/0612 , H01L2224/114 , H01L2224/11472 , H01L2224/116 , H01L2224/11901 , H01L2224/13017 , H01L2224/13018 , H01L2224/13021 , H01L2224/13082 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/17515 , H01L2224/81136 , H01L2224/81193 , H01L2224/81203 , H01L2224/814 , H01L2224/81805 , H01L2224/81815 , H01L2224/8182 , H01L2224/81893 , H01L2225/06517 , H01L2225/0652 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L24/05 , H01L25/105 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/0105 , H01L2924/01057 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/014 , H01L2924/10253 , H01L2924/10329
摘要：【解決手段】パッケージ化された超小型電子素子900が、前面909と、前面から離れるように延在する複数の第1の固体金属ポスト916とを有する超小型電子素子902を備える。基板901は主面906と、主面において露出し、第1の固体金属ポスト916に接合される複数の導電性素子912とを有する。また、ベース領域と、超小型電子素子から離れる先端領域とを有し、ベース領域及び先端領域はそれぞれ凹形の外周面を有する。第1の固体金属ポスト916はマルチステップエッチングプロセスにおいて形成する。【効果】エッチングプロセスでは達成不可能であるピッチ、先端径及び高さの組み合わせを用いて、単一の金属層から一体の金属マイクロコンタクト又はポストを形成できる。【選択図】図30
摘要翻译：一种封装的微电子器件900包括前909，其具有多个从所述前延伸离开第一固体金属柱916的微电子器件902。衬底901和主表面906中，露出的主表面上，以及多个导电元件912的结合到所述第一固体金属柱916。也有一个基极区域，和一个尖端区域从微电子元件远离，每个基区和尖端区域的凹部的外周面。第一固体金属柱916形成在多步蚀刻工艺。在蚀刻工艺中使用尖端直径和高度的组合无法实现EFFECT间距，它可整体的金属微接触的形成，或张贴单个金属层。 .The 30

2. 发明专利

JP2013534060A Microelectronic package and the corresponding manufacturing method having a double etching flip-chip connector or multiple etching flip-chip connector 审中-公开
公开(公告)号：JP2013534060A
公开(公告)日：2013-08-29
申请号：JP2013518822
申请日：2011-07-07
申请人：テッセラ,インコーポレイテッド
发明人：ハーバ，ベルガセム
IPC分类号： H01L21/60
CPC分类号： H01L23/48 , H01L21/4853 , H01L21/563 , H01L23/49811 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L25/105 , H01L2224/0401 , H01L2224/0558 , H01L2224/05644 , H01L2224/0612 , H01L2224/114 , H01L2224/11472 , H01L2224/116 , H01L2224/11901 , H01L2224/13017 , H01L2224/13018 , H01L2224/13021 , H01L2224/13082 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/16227 , H01L2224/16238 , H01L2224/17515 , H01L2224/81136 , H01L2224/81193 , H01L2224/81203 , H01L2224/814 , H01L2224/81805 , H01L2224/81815 , H01L2224/8182 , H01L2224/81893 , H01L2225/06517 , H01L2225/0652 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/0105 , H01L2924/01057 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/014 , H01L2924/10253 , H01L2924/10329 , H01L2924/00014 , H01L2224/13099 , H01L2924/00 , H01L2924/00012
摘要：パッケージ化された超小型電子素子９００が、前面９０９と、前面から離れるように延在する複数の第１の固体金属ポスト９１６とを有する超小型電子素子９０２を備えることができる。基板９０１は主面９０６と、主面において露出し、第１の固体金属ポスト９１６に接合される複数の導電性素子９１２とを有することができる。特定の例では、導電性素子９１２はボンドパッド９９２とすることができるか、又は上面１１１と、上面から大きな角度を成して離れるように延在するエッジ面１１３とを有する第２のポスト１０８とすることができる。各第１の固体金属ポスト９１６は、超小型電子素子９０２に隣接するベース領域３６と、超小型電子素子から離れる先端領域３２とを含むことができ、ベース領域及び先端領域はそれぞれ凹形の外周面４６、４４を有する。第１の固体金属ポスト９１６はマルチステップエッチングプロセスにおいて形成され、そのプロセスによれば、従来のエッチングプロセスでは達成不可能であるピッチ、先端径及び高さの組み合わせを用いて、単一の金属層から一体の金属マイクロコンタクト又はポストを形成できるようになる。１つの変形形態として、基板９２１の上面から延在するポスト９３２は、多重エッチング導電性ポストを含み、一方、超小型電子素子９２２から延在するポスト９３６は任意のタイプの導電性ポストとすることができ、又は別の変形形態として、基板９４１の上面から延在するポスト９５２及び超小型電子素子９４２の前面から延在するポスト９５６は多重エッチング導電性ポストを含む。
【選択図】図３０

3. 发明专利

JP2017143313A 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体审中-公开
公开(公告)号：JP2017143313A
公开(公告)日：2017-08-17
申请号：JP2017101621
申请日：2017-05-23
申请人：クアルコム,インコーポレイテッド
发明人：キュ−ピュン・ファン , ヨン・キュ・ソン , ドン・ウク・キム , チャンハン・ユン
IPC分类号： H05K9/00 , H01L25/00 , H01L23/06 , H01L23/00
CPC分类号： H01L23/552 , H01L21/82 , H01L25/0652 , H05K9/0007 , H01L2224/131 , H01L2224/16225 , H01L2224/16235 , H01L2224/16245 , H01L2224/17515 , H01L2224/48227 , H01L2225/06517 , H01L2225/06537 , H01L23/66 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/48 , H01L2924/00014 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105
摘要：【課題】一つの特徴は、基板と、基板に接続された電磁妨害(EMI)シールドとを含むマルチチップパッケージに関する。【解決手段】少なくとも一つの集積回路が、基板の第1の面に接続される。EMIシールドは、パッケージを無線周波放射から遮蔽するように構成された金属ケースと、金属ケースの内面の少なくとも一部に接続された誘電体層と、複数の信号線とを含む。信号線は、誘電体層に接続され、誘電体層により金属ケースから電気的に絶縁される。少なくとも一つの他の集積回路が、EMIシールドの内面に接続され、EMIシールドの内面の少なくとも一部が、基板の第1の面に対面する。信号線は、電気信号を第2の回路部品に供給するように構成される。【選択図】図10

4. 发明专利

JP4401411B2 Implementation body and how its production with a semiconductor chip 有权
公开(公告)号：JP4401411B2
公开(公告)日：2010-01-20
申请号：JP2007508084
申请日：2006-03-08
申请人：パナソニック株式会社
发明人：誠一中谷 , 司白石 , 裕城矢部 , 幸宏石丸 , 靖治辛島
IPC分类号： H01L21/60
CPC分类号： H05K3/3436 , H01L21/563 , H01L23/49838 , H01L24/11 , H01L24/16 , H01L24/17 , H01L24/83 , H01L2224/05568 , H01L2224/05573 , H01L2224/05611 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/13099 , H01L2224/13111 , H01L2224/16225 , H01L2224/1703 , H01L2224/17051 , H01L2224/17132 , H01L2224/17136 , H01L2224/17151 , H01L2224/17155 , H01L2224/17177 , H01L2224/17515 , H01L2224/29111 , H01L2224/2919 , H01L2224/32052 , H01L2224/32225 , H01L2224/73204 , H01L2224/83007 , H01L2224/83097 , H01L2224/83192 , H01L2224/83801 , H01L2224/83887 , H01L2224/83888 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01013 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/014 , H01L2924/0665 , H01L2924/14 , H01L2924/15747 , H01L2924/30105 , H01L2924/3025 , H05K3/323 , H05K3/3484 , H05K2201/09781 , H05K2201/10977 , H05K2203/046 , Y02P70/613 , H01L2224/1713 , H01L2224/1715 , H01L2924/00 , H01L2924/01083 , H01L2924/00014 , H01L2924/013
摘要： A highly reliable, high-productivity package equipped with a semiconductor chip, and a method for producing the same. In a package (100) comprising a semiconductor chip (10) and a mounting substrate (30), a plurality of electrode terminals (12) are formed on the surface (10a) of the semiconductor chip (10) opposing the mounting substrate side, connection terminals (32) respectively corresponding to the plurality of electrode terminals (12), are formed on the mounting substrate (30), the connection terminals (32) on the mounting substrate (30) and the electrode terminals (12) are electrically connected collectively by solder bumps (17) formed in self-assembly, an electrode pattern (20) not connected with the electrode terminals (12) and the connection terminals (32) is formed on the chip surface (10a) or the surface (35) of the mounting substrate (30) corresponding to the chip surface (10a), and solder (19) is accumulated on the electrode pattern (20).

6. 发明专利

JP2015041647A 半導体パッケージ审中-公开
标题翻译：半导体封装
公开(公告)号：JP2015041647A
公开(公告)日：2015-03-02
申请号：JP2013170786
申请日：2013-08-20
申请人：船井電機株式会社 , Funai Electric Co Ltd
发明人： OHARA TOSHIYUKI
IPC分类号： H01L23/12
CPC分类号： H01L24/14 , H01L23/3128 , H01L23/49816 , H01L23/49838 , H01L23/562 , H01L2224/16225 , H01L2224/16235 , H01L2224/1712 , H01L2224/1713 , H01L2224/17515 , H01L2224/48227 , H01L2924/15311 , H01L2924/181
摘要：【課題】複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能で動作させるためのサブストレートを用いて、複数の機能のうち一部の機能で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる半導体パッケージを提供する。【解決手段】半導体パッケージ100は、複数の機能を有する半導体チップ110と、半導体チップ110が表面に実装されたサブストレート120と、サブストレート120の裏面上に形成され、サブストレート120を半導体パッケージの外部基板に接続するための複数のボール130とを備え、サブストレート120は、当該サブストレート120の裏面に形成された複数の機能に対応する複数の電極121を有し、複数のボール130は、複数の電極121のうち複数の基本機能用電極121A上に形成されている。【選択図】図2B
摘要翻译：要解决的问题：提供一种可以通过多种功能的某些功能操作并且可以通过使用可以通过多种功能操作的半导体芯片来抑制产生与操作无关的浪费的球的半导体封装，以及用于通过多种功能来操作该半导体芯片的基板。解决方案：半导体封装100包括：具有多个功能的半导体芯片110; 在其表面上安装半导体芯片110的基板120; 以及形成在基板120的背面上的多个球130，用于将基板120与半导体封装的外部基板连接。衬底120具有形成在衬底120的后表面上并对应于多个功能的多个电极121。多个球130形成在多个电极121中的多个基本功能电极121A上。

7. 发明专利

JP2011248992A Semiconductor memory chip, semiconductor integrated circuit, semiconductor package, semiconductor memory device, method of manufacturing semiconductor device package, and method of manufacturing semiconductor device 有权
标题翻译：半导体存储器芯片，半导体集成电路，半导体封装，半导体存储器件，制造半导体器件封装的方法和制造半导体器件的方法
公开(公告)号：JP2011248992A
公开(公告)日：2011-12-08
申请号：JP2011117388
申请日：2011-05-25
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： JIANG YUCHENG , CHANG DONG-HYUN , JANG SEONG-JIN , YI HOON , KIM JIN-HO , KIM NAM-SEOK , MOON BYUNG SIK , YI U-DONG
IPC分类号： G11C5/00 , H01L21/8242 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/10 , H01L27/108
CPC分类号： H01L23/481 , G11C5/06 , G11C8/18 , H01L22/32 , H01L24/05 , H01L24/16 , H01L24/17 , H01L24/73 , H01L24/94 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/05009 , H01L2224/0557 , H01L2224/05572 , H01L2224/16145 , H01L2224/16146 , H01L2224/17051 , H01L2224/17515 , H01L2224/73204 , H01L2224/94 , H01L2225/06513 , H01L2225/06544 , H01L2225/06596 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01055 , H01L2924/014 , H01L2924/10329 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2224/05552 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a three-dimensional semiconductor device.SOLUTION: A semiconductor memory chip comprises a data chip pad, a data input buffer coupled to the data chip pad, a latch coupled to the data input buffer and latching data output from the data input buffer, and a memory cell array. The data input buffer and the latch are a part of a first data writing path from the data chip pad to the memory cell array. The semiconductor memory chip further comprises a penetration electrode electrically coupled to an electric node of the first data writing path, and forming a second data writing path including a part of the first data writing path. The second data writing path is expanded from a chip terminal different from the data chip pad to the memory cell array.
摘要翻译：要解决的问题：提供一种三维半导体器件。解决方案：半导体存储器芯片包括数据芯片焊盘，耦合到数据芯片焊盘的数据输入缓冲器，耦合到数据输入缓冲器的锁存器和锁存从数据输入缓冲器输出的数据以及存储单元阵列。数据输入缓冲器和锁存器是从数据芯片焊盘到存储单元阵列的第一数据写入路径的一部分。半导体存储器芯片还包括电连接到第一数据写入路径的电节点的穿透电极，以及形成包括第一数据写入路径的一部分的第二数据写入路径。第二数据写入路径从不同于数据芯片焊盘的芯片端子扩展到存储单元阵列。版权所有（C）2012，JPO＆INPIT

8. 发明专利

JPWO2005119776A1 三次元積層構造を持つ半導体装置及びその製造方法有权
公开(公告)号：JPWO2005119776A1
公开(公告)日：2008-04-03
申请号：JP2006514146
申请日：2005-06-03
申请人：株式会社ザイキューブ
发明人：小柳　光正 , 光正小柳
IPC分类号： H01L25/065 , H01L21/60 , H01L21/68 , H01L21/98 , H01L25/07 , H01L25/18
CPC分类号： H01L24/97 , H01L21/561 , H01L21/565 , H01L21/6835 , H01L23/295 , H01L23/3135 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/24 , H01L24/73 , H01L24/81 , H01L24/82 , H01L24/83 , H01L24/92 , H01L24/94 , H01L24/95 , H01L24/96 , H01L25/0657 , H01L25/50 , H01L2224/10135 , H01L2224/10165 , H01L2224/12105 , H01L2224/1308 , H01L2224/13082 , H01L2224/13083 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13184 , H01L2224/13609 , H01L2224/13644 , H01L2224/1403 , H01L2224/14131 , H01L2224/14505 , H01L2224/14515 , H01L2224/1703 , H01L2224/17505 , H01L2224/17515 , H01L2224/29111 , H01L2224/2919 , H01L2224/33181 , H01L2224/73104 , H01L2224/73253 , H01L2224/73259 , H01L2224/81097 , H01L2224/8114 , H01L2224/81191 , H01L2224/81193 , H01L2224/81194 , H01L2224/81201 , H01L2224/8121 , H01L2224/81815 , H01L2224/81895 , H01L2224/83007 , H01L2224/83101 , H01L2224/83193 , H01L2224/83825 , H01L2224/83862 , H01L2224/83874 , H01L2224/92125 , H01L2224/92133 , H01L2224/92135 , H01L2224/92224 , H01L2224/92244 , H01L2224/97 , H01L2225/06513 , H01L2225/06582 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01057 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/0132 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/12043 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/1461 , H01L2924/3511 , H01L2224/81 , H01L2924/00014 , H01L2224/82 , H01L2224/45111 , H01L2924/01014 , H01L2224/13099 , H01L2924/00
摘要：支持基板上に積層された複数の半導体回路層を持つ三次元積層構造半導体装置と、その製造方法を提供する。複数の半導体チップ37を支持基板31上にバンプ電極を用いて固定した後、チップ37間の隙間に絶縁性接着剤38を充填してから、チップ37の裏面を研磨して薄くすると共に内部の埋込配線を露出させて第1半導体回路層L1を形成する。次に、絶縁層39を介して第1半導体回路層L1上に複数の半導体チップ43をバンプ電極41と42を用いて固定した後、チップ43間の隙間に絶縁性接着剤44を充填する。そして、チップ43の裏面を研磨して薄くすると共に内部の埋込配線を露出させて第2半導体回路層L2を形成する。同様にして、絶縁層45を介して第2半導体回路層L2上に複数の半導体チップ49を含む第3半導体回路層L3を形成し、必要に応じてダイシングして三層積層構造の半導体装置30A、30B、30Cを得る。

9. 发明专利

JP2004071658A Electronic equipment equipped with chip component and its manufacturing method 有权
公开(公告)号：JP2004071658A
公开(公告)日：2004-03-04
申请号：JP2002225416
申请日：2002-08-01
申请人： Nec Corp , 日本電気株式会社
发明人： KIKUCHI HIDEO , SASAKI JUNICHI
IPC分类号： H05K9/00 , H01C1/06 , H01G2/22 , H01G4/228 , H01L21/60 , H01L23/00 , H01L23/485 , H01L23/552 , H01S5/022 , H05K1/02 , H05K1/18
CPC分类号： H01L24/81 , H01C1/06 , H01G2/22 , H01G4/228 , H01L23/552 , H01L24/10 , H01L24/13 , H01L2224/05568 , H01L2224/05573 , H01L2224/13 , H01L2224/13099 , H01L2224/131 , H01L2224/14051 , H01L2224/16 , H01L2224/16235 , H01L2224/1703 , H01L2224/17515 , H01L2224/2929 , H01L2224/293 , H01L2224/73153 , H01L2224/73253 , H01L2224/81201 , H01L2224/8121 , H01L2224/81815 , H01L2224/83851 , H01L2224/92225 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/12043 , H01L2924/15192 , H01L2924/15787 , H01L2924/16152 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/3025 , H05K1/0218 , H05K1/181 , H05K2201/10371 , H05K2201/10734 , H01L2224/81801 , H01L2224/29075 , H01L2924/00 , H01L2224/05599
摘要： PROBLEM TO BE SOLVED: To sufficiently obtain a shielding effect and cooling effect simultaneously in the shielding structure of a chip component. SOLUTION: The electronic equipment equipped with the chip component is formed of a shield conductor 3, a ceiling plate 4 having left-and-right and fore-and-rear sizes which perfectly covers the chip component 1, and side plates 5 integrated with the ceiling plate 4 and formed so as to be at a position lower than the ceiling plate 4 while being arranged at both sides of left-and-right direction of the chip component 1. Further, openings 8 for opening both sides of fore-and-rear direction of the chip component 1 are formed at both side ends in the fore-and-rear direction of the shield conductor 3, while the side plates 5 for the shield conductor 3 are electrically connected to the ground conductor pattern 11 of a mounting substrate 10 through a plurality of shielding bumps 17 along the fore-and-rear direction of the same. COPYRIGHT: (C)2004,JPO

10. 发明专利

JP2017181984A 表示装置审中-公开
公开(公告)号：JP2017181984A
公开(公告)日：2017-10-05
申请号：JP2016073037
申请日：2016-03-31
申请人：株式会社ジャパンディスプレイ
发明人：大構哲也 , 小林修
IPC分类号： G09F9/00 , G02F1/1345 , H01L21/60 , H01L23/12 , G09F9/30
CPC分类号： H01L27/124 , H01L22/32 , H01L24/16 , H01L24/17 , H01L27/1255 , H01L2224/16148 , H01L2224/17179 , H01L2224/17515 , H01L2924/10155 , H01L2924/1426
摘要：【課題】ドライバICと基板との電気的な接続状態を検出することのできる表示装置を提供する。【解決手段】表示装置において、ドライバICの接続端子は、第1バンプ又41は第2バンプ48と平面視で重なり合う第1接続端子31,34と、第1バンプ41又は第2バンプ48と平面視で重なり合わない第2接続端子32,35と、を含む。少なくとも1つの検査用配線43A〜43Dが、少なくとも1つの第2接続端子32との間に、接続用導電体を有しており、かつ平面視で検査用配線43A〜43Dの一部の幅が狭くなるヒューズ部47を少なくとも1つ有している。【選択図】図14

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式