专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017182854A 半導体装置审中-公开
公开(公告)号：JP2017182854A
公开(公告)日：2017-10-05
申请号：JP2016069963
申请日：2016-03-31
申请人：マイクロンテクノロジー, インク.
发明人：伊藤豊 , 何源
IPC分类号： G11C11/406
CPC分类号： G11C11/40611 , G11C11/406 , G11C11/4087 , G11C29/72 , G11C29/783 , G11C29/846
摘要：【課題】メモリセルへのアクセス履歴を解析する回路の回路規模を縮小する。【解決手段】本発明の一側面による半導体装置は、複数の揮発性メモリセルMCと、複数の揮発性メモリセルMCにそれぞれ接続される複数のワード線WLと、複数のワード線WLに対するアクセスを間欠的に監視し、捕獲したロウアドレスを所定数のレジスタに、逐次、保存/消去し、所定の期間内に同じワード線WLに対して所定回数のアクセスが発生したことを、保存アドレスとの比較により、検出する制御回路40Aとを備える。本発明によれば、小規模な回路構成によってアクセス履歴を正確に解析することができ、例えば、Row Hammer問題などに対処できる。【選択図】図1A

2. 发明专利

JP5664204B2 半導体メモリ有权
公开(公告)号：JP5664204B2
公开(公告)日：2015-02-04
申请号：JP2010279718
申请日：2010-12-15
申请人：富士通株式会社
发明人：富田　憲範 , 憲範富田 , 英俊松岡 , 英俊松岡 , 博之樋口 , 博之樋口
IPC分类号： G11C29/00
CPC分类号： G11C29/808 , G11C29/846 , G11C29/848 , H01L22/20 , H01L2924/0002 , H01L2924/00

3. 发明专利

JP5640916B2 メモリ装置有权
标题翻译：存储设备
公开(公告)号：JP5640916B2
公开(公告)日：2014-12-17
申请号：JP2011164739
申请日：2011-07-27
申请人：富士通セミコンダクター株式会社
发明人：成晃河野 , 成晃河野
IPC分类号： G11C29/00
CPC分类号： G11C29/785 , G11C29/846 , G11C2029/4402

4. 发明专利

JP2014505296A Redundancy memory storage system and its control method 审中-公开
公开(公告)号：JP2014505296A
公开(公告)日：2014-02-27
申请号：JP2013548434
申请日：2011-12-28
申请人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
发明人：ジェイ．ウージョン , アール．ワイスドナルド
IPC分类号： G06F12/08 , G06F12/16
CPC分类号： G11C29/44 , G11C29/846
摘要：データを記憶するように構成された複数のビットセルを備える第１のメモリ（１１０）と、第１のメモリ内の対応する位置に記憶されるデータのインデックスを記憶するように構成されており、修復情報を記憶するように構成された第２のメモリ（１２０）と、を含み、修復情報は、第１のメモリ内の対応する位置でのビットセルエラーを示す、メモリシステムを提供する。
【選択図】図１

5. 发明专利

JP4997824B2 A semiconductor device and a data storage device 有权
公开(公告)号：JP4997824B2
公开(公告)日：2012-08-08
申请号：JP2006138120
申请日：2006-05-17
申请人：ソニー株式会社
发明人：勝也中島 , 智山川 , 幸寿常田 , 利幸西原 , 一弘鈴木
IPC分类号： G11C16/06 , G11C16/02 , G11C16/04
CPC分类号： G11C7/1036 , G11C7/1039 , G11C16/0483 , G11C16/10 , G11C16/26 , G11C29/846 , G11C2216/14

6. 发明专利

JP2012053968A Semiconductor memory device 审中-公开
标题翻译：半导体存储器件
公开(公告)号：JP2012053968A
公开(公告)日：2012-03-15
申请号：JP2010272231
申请日：2010-12-07
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： PARK MUN PHIL
IPC分类号： G11C29/04 , G11C11/401
CPC分类号： G11C5/025 , G11C17/16 , G11C29/785 , G11C29/808 , G11C29/846
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device capable of improving column repair efficiency.SOLUTION: A semiconductor memory device includes: a bank including a plurality of normal cell blocks O0-O7 and a redundancy cell block R1 which are disposed in column direction; a plurality of normal data input-output units 300 which respectively input data to and output data from the plurality of normal cell blocks O0-O7 in response to a first input-output strobe signal; a redundancy data input-output unit 320 which inputs data to and output data from the redundancy cell block R1 in response to the first input-output strobe signal; a connection selecting unit 340 which selectively connects the plurality of normal data input-output units 300 and the redundancy data input-output unit 320 to a plurality of local data lines in response to a column address; and a plurality of local data input-output units 360 which respectively input and output data between the plurality of local data lines and a plurality of global data lines in response to a second input-output strobe signal.
摘要翻译：要解决的问题：提供能够提高柱修复效率的半导体存储器件。解决方案：一种半导体存储器件，包括：存储体，该存储体包括多个正常单元块O0-O7和冗余单元块R1，其设置在列方向上; 多个正常数据输入 - 输出单元300，其响应于第一输入 - 输出选通信号分别输入数据并从多个正常单元块O0-O7输出数据; 冗余数据输入输出单元320，其响应于第一输入输出选通信号向冗余单元块R1输入数据并从数据输出数据; 连接选择单元340，其响应于列地址而选择性地将多个正常数据输入输出单元300和冗余数据输入输出单元320连接到多个本地数据线; 以及多个本地数据输入 - 输出单元360，其响应于第二输入 - 输出选通信号分别在多个本地数据线和多个全局数据线之间输入和输出数据。版权所有（C）2012，JPO＆INPIT

7. 发明专利

JP4757978B2 Non-volatile memory device 有权
公开(公告)号：JP4757978B2
公开(公告)日：2011-08-24
申请号：JP2000139757
申请日：2000-05-12
申请人：エスティーマイクロエレクトロニクスエス.アール.エル.STMicroelectronics S.r.l.
发明人：マンストレッタアレッサンドロ , カンパルドジョヴァンニ , ミケローニリノ
IPC分类号： G06F12/16 , G11C29/04 , G11C16/06 , G11C29/00
CPC分类号： G11C29/846

8. 发明专利

JP4679036B2 Storage device 有权
公开(公告)号：JP4679036B2
公开(公告)日：2011-04-27
申请号：JP2003009955
申请日：2003-01-17
申请人：ルネサスエレクトロニクス株式会社
发明人：秀人日高
IPC分类号： G11C11/15 , G11C29/04 , G11C5/00 , G11C7/00 , G11C7/12 , G11C11/00 , G11C11/16 , G11C29/00 , H01L21/8246 , H01L27/105 , H01L43/08
CPC分类号： G11C29/846 , G11C11/16

9. 发明专利

JP4467092B2 Semiconductor memory device 有权
公开(公告)号：JP4467092B2
公开(公告)日：2010-05-26
申请号：JP32207798
申请日：1998-11-12
申请人：株式会社ルネサステクノロジ
发明人：宏加藤 , 司大石 , 秀人日高
IPC分类号： G11C11/4074 , G11C11/413 , G11C8/12 , G11C11/401 , G11C11/407 , G11C11/41 , H01L21/8242 , H01L27/108
CPC分类号： G11C11/4074 , G11C8/12 , G11C29/846

10. 发明专利

JP2008166832A Information processing method 有权
标题翻译：信息处理方法
公开(公告)号：JP2008166832A
公开(公告)日：2008-07-17
申请号：JP2008013189
申请日：2008-01-23
申请人： Glenn J Leedy , グレンジェイリーディ
发明人： LEEDY GLENN J
IPC分类号： G11C11/401 , H01L25/065 , G11C5/02 , G11C5/04 , H01L21/768 , H01L21/8242 , H01L21/8244 , H01L21/8246 , H01L21/8247 , H01L25/07 , H01L25/18 , H01L27/06 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/11 , H01L27/115 , H01L29/788 , H01L29/792 , H01L43/08
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： PROBLEM TO BE SOLVED: To reduce manufacturing costs per unit megabyte in a memory to less than half and more than one tenth the manufacturing costs of a circuit commonly manufactured by a monolithic circuit integration method simply.
SOLUTION: In a three-dimensional (3DS) memory 100, a memory circuit 103 and a control logic circuit 101 can be physically separated onto each layer 103 to optimize each layer separately. For several memory circuits 103, one control logic circuit 101 is sufficient, thus reducing the costs. The manufacture of the 3DS memory 100 has a step of thinning the thickness of the memory circuit 103 to not more than 50 μm, and a step of joining the memory circuit to a circuit laminate in a wafer substrate form. A high-density interlayer vertical bus interconnection section 105 of particulates is used. A method of manufacturing the 3DS memory 100 enables some performance and physical size efficiency and is executed by an established semiconductor machining technique.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：为了将存储器中的每单位兆字节的制造成本降低到简单地通过单片电路集成方法通常制造的电路的制造成本的不到一半和十分之一以上。解决方案：在三维（3DS）存储器100中，存储器电路103和控制逻辑电路101可以物理地分离到每个层103上以分别优化每个层。对于多个存储器电路103，一个控制逻辑电路101是足够的，因此降低了成本。 3DS存储器100的制造具有将存储电路103的厚度减薄到不大于50μm的步骤，以及将存储电路连接到晶片衬底形式的电路层叠体的步骤。使用微粒的高密度层间垂直总线互连部105。制造3DS存储器100的方法能够实现一些性能和物理尺寸效率，并且通过已建立的半导体加工技术执行。版权所有（C）2008，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式