专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

JP5971414B2 半導体装置有权
公开(公告)号：JP5971414B2
公开(公告)日：2016-08-17
申请号：JP2015522327
申请日：2013-06-12
申请人：三菱電機株式会社
发明人：増岡史仁 , 中村勝光 , 西井昭人
IPC分类号： H01L29/868 , H01L29/739 , H01L29/78 , H01L29/06 , H01L29/12 , H01L29/861
CPC分类号： H01L29/872 , H01L29/0615 , H01L29/0619 , H01L29/063 , H01L29/0638 , H01L29/0684 , H01L29/0692 , H01L29/36 , H01L29/417 , H01L29/7393 , H01L29/7397 , H01L29/8611 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/861 , H01L29/868

42. 发明专利

JP2016136618A ストライプ状トレンチゲート構造、トランジスタメサおよびダイオードメサを有する半導体素子有权
标题翻译：带状条状结构的半导体元件，晶体管MESA和二极管MESA
公开(公告)号：JP2016136618A
公开(公告)日：2016-07-28
申请号：JP2015247135
申请日：2015-12-18
申请人：インフィネオンテクノロジーズアーゲー , INFINEON TECHNOLOGIES AG
发明人：アイヒンガー, トーマス , ペーテルス, デトハルト , シーミーニエック, ラルフ
IPC分类号： H01L29/78 , H01L29/861 , H01L29/868 , H01L29/739 , H01L27/04 , H01L21/336 , H01L29/423 , H01L29/49 , H01L29/417 , H01L29/41 , H01L29/12
CPC分类号： H01L29/7804 , H01L27/0207 , H01L27/0629 , H01L29/04 , H01L29/045 , H01L29/0692 , H01L29/0865 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/739 , H01L29/7397 , H01L29/7813 , H01L27/0727 , H01L29/861
摘要：【課題】ストライプ状トレンチゲート構造、トランジスタメサおよびダイオードメサを有する半導体素子を提供する。【解決手段】半導体素子500は、第1の水平方向に沿って半導体ボディ100に延在するストライプ状トレンチゲート構造150を含む。近隣のトレンチゲート構造間のトランジスタメサ170は、ボディ領域115およびソースゾーン110を含み、ボディ領域は、ドリフト構造120との第1のpn接合pn1およびソースゾーンとの第2のpn接合pn2を形成する。ソースゾーンは、2つの近隣のトレンチゲート構造にそれぞれ直接隣接する。ダイオード領域116の少なくとも一部分を含むダイオードメサ180は、ドリフト構造との第3のpn接合pn3を形成する。ダイオードメサは、2つの近隣のトレンチゲート構造にそれぞれ直接隣接する。トランジスタメサおよびダイオードメサは、少なくとも第1の水平方向に沿って交互に配置する。【選択図】図1B
摘要翻译：要解决的问题：提供具有条形沟槽栅极结构，晶体管台面和二极管台面的半导体元件。解决方案：半导体元件500包括条形沟槽栅极结构150，其在半导体本体100中沿着第一水平方向。相邻沟槽栅极结构之间的晶体管台面170包括主体区域115和源极区域110，并且主体区域形成具有漂移结构120的第一pn结pn1和具有源区的第二pn结pn2。源极区分别直接邻接两个相邻的沟槽栅极结构。包括二极管区域116的至少一部分的二极管台面180与漂移结构形成第三pn结pn3。二极管台面分别直接邻接两个相邻的沟槽栅极结构。晶体管台面和二极管台面至少沿第一水平方向交替布置。图1B

43. 发明专利

JP2016058648A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016058648A
公开(公告)日：2016-04-21
申请号：JP2014185571
申请日：2014-09-11
申请人：株式会社東芝
发明人：安本恭章 , 梁瀬直子 , 阿部和秀 , 内原士 , 斉藤泰伸 , 藤本英俊 , 古川大 , 八木恭成 , 湯元美樹 , 飯田敦子 , 村上友佳子
IPC分类号： H01L21/338 , H01L29/808 , H01L29/812 , H01L29/778 , H01L29/786 , H01L29/12 , H01L29/78 , H01L21/28 , H01L21/337
CPC分类号： H01L29/7788 , H01L29/04 , H01L29/0692 , H01L29/41741 , H01L29/7789 , H01L29/7813 , H01L29/2003 , H01L29/41766 , H01L29/4236
摘要：【課題】信頼性の向上が可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第1電極と、第2電極と、第3電極と、窒化物半導体層と、を含む。前記第1電極は、第1面を含む。前記第2電極は、第2面を含む。前記第2面は、凸部及び凹部の少なくともいずれかが複数設けられる。前記第2電極は、第1方向において前記第1電極と離間して設けられる。前記第3電極は、前記第1方向と交差する第2方向において前記第1電極と離間して設けられる。前記窒化物半導体層は、前記第1面と前記第2面との間、及び、前記第3電極と前記第2面との間に設けられる。【選択図】図1
摘要翻译：要解决的问题：提供能够提高可靠性的半导体器件。解决方案：半导体器件包括第一电极，第二电极，第三电极和氮化物半导体层。第一电极包括第一表面。第二电极包括第二表面。在第二表面上设置有多个凸部和多个凹部中的至少任一个。第二电极设置成在第一方向上与第一电极分离。第三电极设置成在与第一方向交叉的第二方向上与第一电极分离。氮化物半导体层设置在第一表面和第二表面之间以及第三电极和第二表面之间。选择的图示：图1

44. 发明专利

JP5904905B2 半導体装置有权
公开(公告)号：JP5904905B2
公开(公告)日：2016-04-20
申请号：JP2012184144
申请日：2012-08-23
申请人：株式会社東芝
发明人：清水茉莉子 , 森岡純 , 高橋啓太 , 小松香奈子 , 西郡正人
IPC分类号： H01L27/088 , H01L21/336 , H01L29/78 , H01L21/8234
CPC分类号： H01L29/7816 , H01L29/0653 , H01L29/7835 , H01L29/0692 , H01L29/1045

45. 发明专利

JP5893003B2 ショットキー・ダイオード有权
标题翻译：肖特基二极管
公开(公告)号：JP5893003B2
公开(公告)日：2016-03-23
申请号：JP2013506145
申请日：2011-02-25
申请人：ナショナルセミコンダクターコーポレーション , NATIONAL SEMICONDUCTOR CORPORATION
发明人：ジアアランシャーフィ , ジェフェリーエイバブコック
IPC分类号： H01L29/872 , H01L29/47
CPC分类号： H01L29/7835 , H01L29/0649 , H01L29/0692 , H01L29/872 , H01L27/0629

47. 发明专利

JP2016027622A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016027622A
公开(公告)日：2016-02-18
申请号：JP2015112158
申请日：2015-06-02
申请人：株式会社東芝
发明人：小松香奈子 , 高橋啓太 , 猪原正弘
IPC分类号： H01L27/088 , H01L21/336 , H01L29/78 , H01L21/822 , H01L27/04 , H01L27/06 , H01L21/8234
CPC分类号： H01L27/0629 , H01L27/0207 , H01L27/0266 , H01L27/088 , H01L29/0692 , H01L29/0847 , H01L29/1095 , H01L29/7835 , H01L21/823425 , H01L29/0653 , H01L29/1045
摘要：【課題】低オン抵抗を維持しつつ、耐ESD性能が向上した半導体装置を提供することである。【解決手段】実施形態に係る半導体装置は、基板と、前記基板上に設けられた第1トランジスタと、前記基板上に設けられた第2トランジスタと、を備える。前記第1トランジスタ及び前記第2トランジスタは、それぞれ、第1導電形のウェルと、前記ウェル上に設けられ、第1方向に延びる帯状領域と、前記ウェル上に設けられ、前記帯状領域から離隔し、前記第1方向に延びる第2導電形のドレイン領域と、を有する。前記帯状領域においては、バックゲート領域及びソース領域が前記第1方向に沿って交互に配列されている。前記第1トランジスタの前記帯状領域における前記第1方向に沿った前記バックゲート領域の長さに対する前記ソース領域の長さの比の値は、前記第2トランジスタの前記帯状領域における前記比の値よりも大きい。【選択図】図2
摘要翻译：要解决的问题：提供一种在保持低导通电阻的同时实现改进的ESD电阻的半导体器件。解决方案：根据实施例的半导体器件包括衬底，设置在衬底上的第一晶体管和设置在衬底上的第二晶体管。第一晶体管和第二晶体管中的每一个具有第一导电类型阱，设置在阱上并沿第一方向延伸的带状区域和设置在阱上并远离的第二导电类型漏极区域。带状区域并沿第一方向延伸。在带状区域中，沿着第一方向交替布置背栅区和源区。第一晶体管的带状区域中的源极区域的长度与沿着第一方向的背栅极区域的长度的比率大于第二晶体管的带状区域中的比率。选择图：图2

48. 发明专利

JP2016500914A 電流切換トランジスタ审中-公开
标题翻译：电流开关晶体管
公开(公告)号：JP2016500914A
公开(公告)日：2016-01-14
申请号：JP2015532558
申请日：2013-09-20
申请人：ピーエスティ・センサーズ・(プロプライエタリー)・リミテッドPst Sensors (Proprietary) Limited , ピーエスティ・センサーズ・(プロプライエタリー)・リミテッドPst Sensors (Proprietary) Limited
发明人：デイビッド・トーマス・ブリットン , マルギット・ヘルティング , スタンリー・ダグラス・ウォルトン
IPC分类号： H01L29/68
CPC分类号： H01L29/705 , H01C7/1013 , H01L29/04 , H01L29/0692 , H01L29/72 , H01L49/02 , H01L51/0036 , H01L51/0037 , H01L51/0504
摘要：電子デバイス及び電子デバイスの製造方法を開示する。電子デバイスは、半導体材料の本体と、各端子を形成するために少なくとも3つの導電コンタクトを規定する導電材料と、を備える。半導体材料と導電コンタクトは、少なくとも部分的に重なって電子デバイスを規定しており、いずれかの対の端子間のデバイスの電気特性は、バリスタの電気特性に対応する。半導体材料の本体は、印刷またはコーティングによって堆積された層であってもよい。各対の端子間のバリスタ特性は、1つの端子と他のいずれか2つの端子との間の電流を切り換えることが可能であり、第1端子に向かって正電流が流れるとき、正電流が付加された第2端子に無視できる電流が流れ、第2端子に対して負電位に保たれた第3端子から外に向かって正電流が流れる。第1端子の外側に向かって負電流が流れるとき、第2端子に正電流が流れ、第3端子に無視できる電流が流れる。
摘要翻译：它公开了一种用于制造电子器件和电子器件的方法。电子器件包括半导体材料的主体，并限定至少三个导电接触的导电材料，以形成每个终端。半导体材料和导电接触所限定的电子设备至少部分地重叠，则对端子中的一个之间的器件的电特性，对应于压敏电阻的电特性。半导体材料的本体可以是通过印刷或涂沉积的层。每对的端子之间的变阻特性，能够切换所述一个端子和另一个的两个端子之间的电流时的正电流流向第一端子，加入正电流是可忽略的电流到所述第二端子流为正电流从维持在负电势相对于该第二端子的第三端子流出。当负电流向第一终端的外部流动，正电流流向第二端子，可忽略的电流到所述第三端子流动。

49. 发明专利

JPWO2013160962A1 ＦＥＴチップ有权
标题翻译： FET芯片
公开(公告)号：JPWO2013160962A1
公开(公告)日：2015-12-21
申请号：JP2014512029
申请日：2012-04-27
申请人：三菱電機株式会社
发明人：大塚　浩志 , 浩志大塚 , 大石　敏之 , 敏之大石 , 英悟桑田 , 英悟桑田 , 貴嗣山崎 , 貴嗣山崎 , 実人木村 , 実人木村 , 正敏中山 , 正敏中山
IPC分类号： H01L21/822 , H01L21/8232 , H01L27/04 , H01L27/06 , H01L27/095 , H03F3/60
CPC分类号： H01L27/088 , H01L23/66 , H01L27/0207 , H01L27/0605 , H01L27/0629 , H01L27/0727 , H01L29/0642 , H01L29/0692 , H01L29/2003 , H01L29/7786 , H01L2223/6611 , H01L2924/0002 , H03F3/195 , H01L2924/00
摘要：ゲート電極5cと2次元電子ガスとの間に形成されるゲート容量C、およびゲート電極5cとソース電極7cとの間のチャネル抵抗Rからなる発振抑圧回路を備えるように構成したので、FETプロセスだけで発振抑圧回路を装荷し、MMIC化を不要にすることでコストの増加を抑えつつ、FETの安定化を図り、発振を抑圧できる。
摘要翻译：栅极电容C中的栅电极5c和二维电子气体之间形成的，并且由于它被构造成包括由栅电极5c和源电极7c之间的沟道电阻R的振荡抑制电路，只有FET过程在加载的振荡抑制电路，同时通过消除对一个MMIC的需要抑制成本的增加，可确保稳定的场效应管，它可以抑制振荡。

50. 发明专利

JP5834200B2 半導体装置有权
公开(公告)号：JP5834200B2
公开(公告)日：2015-12-16
申请号：JP2012519208
申请日：2011-02-24
申请人：パナソニックIPマネジメント株式会社
发明人：大岡正人 , 松井靖 , 辻野秀治
IPC分类号： H01L27/098 , H01L29/808 , H01L27/095 , H01L21/8222 , H01L21/8248 , H01L27/06 , H01L21/331 , H01L29/732 , H01L21/337
CPC分类号： H01L27/088 , H01L27/0623 , H01L27/098 , H01L29/0692 , H01L29/66272 , H01L29/66901 , H01L29/7322 , H01L29/808

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式