专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

EP0071205B1 Method for forming high density dielectric isolation 失效
标题翻译：形成高密度电介质隔离的方法
公开(公告)号：EP0071205B1
公开(公告)日：1989-10-18
申请号：EP82106656.0
申请日：1982-07-23
申请人： International Business Machines Corporation
发明人： Chu, Wei-Kan , Pliskin, William Aaron , Riseman, Jacob
IPC分类号： H01L21/76 , H01L21/316
CPC分类号： H01L21/02126 , H01L21/02282 , H01L21/02304 , H01L21/31051 , H01L21/31604 , H01L21/31608 , H01L21/76224 , Y10S438/951

2. 发明授权

EP0113405B1 Method for making semiconductor resistors 失效
标题翻译：制造半导体电阻的方法
公开(公告)号：EP0113405B1
公开(公告)日：1989-09-20
申请号：EP83110966.5
申请日：1983-11-03
申请人： International Business Machines Corporation
发明人： Bhatia, Harsaran Singh , Riseman, Jacob
IPC分类号： H01L21/00 , H01L21/225 , H01L29/86
CPC分类号： H01L28/20 , H01L21/0337 , H01L21/2257

3. 发明授权

EP0137906B1 Method for fabricating vertical NPN and lateral PNP transistors in the same semiconductor body 失效
标题翻译：在同一半导体体上制作垂直NPN和横向PNP晶体的方法
公开(公告)号：EP0137906B1
公开(公告)日：1987-10-14
申请号：EP84106535.2
申请日：1984-06-08
申请人： International Business Machines Corporation
发明人： Anantha, Narasipur Gundappa , Riseman, Jacob , Tsang, Paul Jamin
IPC分类号： H01L21/72 , H01L29/72 , H01L27/08
CPC分类号： H01L29/6625 , H01L21/743 , H01L21/8224 , H01L29/735 , Y10S148/01

4. 发明公开

EP0223994A2 Method of forming a sub-micrometer trench structure on a semiconductor substrate 失效
标题翻译：一种用于半导体衬底上制备亚微米严重结构的过程。
公开(公告)号：EP0223994A2
公开(公告)日：1987-06-03
申请号：EP86114062.2
申请日：1986-10-10
申请人： International Business Machines Corporation
发明人： Ogura, Seiki , Riseman, Jacob , Rovedo, Nivo , Schulz, Ronald Norman
IPC分类号： H01L21/00 , H01L21/76
CPC分类号： H01L21/0337 , H01L21/0332 , H01L21/31116 , Y10S438/945 , Y10S438/951
摘要： In the process of sidewall image transfer, a vertical step is etched in some material and then a conformal layer of some other material is deposited over the step. By reactive ion etching the conformal material can be anisotropically etched which results in a sidewall spacer of the second material on the vertical surfaces of the step material. By removing the step material, the free standing spacer can then be used as a mask. One area in which improvement is desired is in the selectivity of the etch of the spacer to the material immediately below it. Because of the limited number of materials and reactive ion etching gases it is difficult to avoid an etch in the underlying layer as the sidewall spacer is formed. A suitable etch stop is employed beneath the step material to avoid the problem. Because of the usual technology, the spacer material is plasma deposited silicon nitride and the step material is photoresist. Polysilicon, aluminum or similar metal is employed as an etch stop, since it is not affected by a CF₄ based gas which is used to form the spacer.

5. 发明公开

EP0113405A3 Method for making semiconductor resistors 失效
标题翻译：制造半导体电阻的方法
公开(公告)号：EP0113405A3
公开(公告)日：1986-07-23
申请号：EP83110966
申请日：1983-11-03
申请人： International Business Machines Corporation
发明人： Bhatia, Harsaran Singh , Riseman, Jacob
IPC分类号： H01L21/00 , H01L21/225 , H01L29/86
CPC分类号： H01L28/20 , H01L21/0337 , H01L21/2257
摘要： A high sheet resistance, doped semiconductor resistor is made by a process which produces a resistor diffusion or ion implantation mask having a narrow dimension determined by a "sidewall" technique. The sidewall technique defines the narrow dimension by the thickness of a doped or undoped layer (6) deposited on a different underlying layer having horizontal and vertical surfaces (5). The horizontal portion of the deposited layer is removed by anistropic etching to leave only the vertical portion (6). The vertical portion, if undoped, is removed to define a diffused or ion-implanted resistor. The vertical portion, if doped, may either be removed after heating to form a diffused resistor, or may be left in place to form a resistor in shunt with the diffused resistor.

6. 发明授权

EP0010623B1 Verfahren zur Herstellung einer Schichtstruktur für hochintegrierte Halbleiteranordnungen mit einer zwischen zwei leitenden Schichten angeordneten Isolierschicht 失效
标题翻译：用于制造用于高度集成半导体器件的层结构的工艺，其中绝缘层布置在两个导电层之间
公开(公告)号：EP0010623B1
公开(公告)日：1982-09-22
申请号：EP79103697.3
申请日：1979-09-28
申请人： International Business Machines Corporation
发明人： Riseman, Jacob
IPC分类号： H01L21/283 , H01L21/263 , H01L21/76

7. 发明授权

EP0010624B1 Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen 失效
标题翻译：实现半导体集成电路制造的非常窄的掩模开孔的工艺
公开(公告)号：EP0010624B1
公开(公告)日：1982-06-23
申请号：EP79103702.1
申请日：1979-09-28
申请人： International Business Machines Corporation
发明人： Ho, Irving Tze , Riseman, Jacob
IPC分类号： H01L21/00 , H01L21/31 , H01L29/78
CPC分类号： H01L21/0337 , H01L21/31116 , H01L21/76213 , H01L29/1045 , Y10S148/116 , Y10S148/131 , Y10S148/141 , Y10S438/947

8. 发明公开

EP0010623A1 Verfahren zur Herstellung einer Schichtstruktur für hochintegrierte Halbleiteranordnungen mit einer zwischen zwei leitenden Schichten angeordneten Isolierschicht 失效
标题翻译：具有设置在两个导电层的绝缘层之间，一种用于制造用于高集成半导体器件的层结构的方法。
公开(公告)号：EP0010623A1
公开(公告)日：1980-05-14
申请号：EP79103697.3
申请日：1979-09-28
申请人： International Business Machines Corporation
发明人： Riseman, Jacob
IPC分类号： H01L21/283 , H01L21/263 , H01L21/76
CPC分类号： H01L23/522 , H01L21/033 , H01L21/76229 , H01L21/768 , H01L21/82 , H01L23/5329 , H01L2924/0002 , Y10S148/116 , Y10S148/131 , Y10S148/141 , H01L2924/00
摘要： Verfahren zur Herstellung einer Schichtstruktur für hochintegrierte Halbleiteranordnungen, bei dem eine Isolierschicht zwischen zwei leitenden Schichten vorzusehen ist. Kleinere als die photolithographisch bestimmten Minimaldimensionen lassen sich dabei erzielen, wenn nach dem Aufbringen und Formätzen der ersten leitenden Schicht (56) auf der Unterlage (50, 54) auf die dann vorliegenden im wesentlichen horizontalen sowie im wesentlichen vertikalen Oberflächen eine diese bedeckende und sich daran anpassende Isolierschicht (62) aufgebracht wird. Diese Isolierschicht wird anschließend einem reaktiven lonenätzverfahren derart unterzogen, daß im wesentlichen die horizontalen Bereiche der Isolierschicht abgetragen werden und schmale vertikal gerichtete Bereiche der Isolierschicht (62) verbleiben, auf die dann eine zweite leitende Schicht aufgebracht werden kann. Je nach Wahl der ursprünglichen Schichtdicke der Isolierschicht lassen sich unterschiedliche Seitenabstände einstellen. Es werden Anwendungen dieses Verfahrens in Bipolar- und FET-Technologie behandelt.
摘要翻译：一种生产用于高集成半导体器件的层结构中，其中两个导电层之间的绝缘层的方法。比光刻限定的最小尺寸从而可以如果第一导电层（56）（50，54）的应用和化学蚀刻后的基板上的，然后本基本水平和基本垂直的取得小面一这种覆盖物和由以下事实共形绝缘层（62）被施加。然后，该绝缘层进行反应离子蚀刻过程以这样的方式基本上与绝缘层的水平区域被移除并保留在其然后可以被施加第二导电层的绝缘层（62）的窄垂直方向的区域。根据绝缘层的初始层厚度的选择，不同的横向距离可设定。它涵盖双极和FET技术应用这一过程。

9. 发明授权

EP0242506B1 Sidewall spacers for cmos circuits stress relief/isolation and method for making 失效
标题翻译：用于CMOS电路的紧固件间隔件应力消除/隔离和制造方法
公开(公告)号：EP0242506B1
公开(公告)日：1993-03-24
申请号：EP87100962.7
申请日：1987-01-23
申请人： International Business Machines Corporation
发明人： Dally, Anthony John , Ogura, Seiki , Riseman, Jacob , Rovedo, Nivo
IPC分类号： H01L29/78 , H01L21/225 , H01L21/76
CPC分类号： H01L21/76224

10. 发明公开

EP0242506A2 Sidewall spacers for cmos circuits stress relief/isolation and method for making 失效
标题翻译：侧壁间隔物用于接收电压和CMOS电路的隔离，以及制造过程。
公开(公告)号：EP0242506A2
公开(公告)日：1987-10-28
申请号：EP87100962.7
申请日：1987-01-23
申请人： International Business Machines Corporation
发明人： Dally, Anthony John , Ogura, Seiki , Riseman, Jacob , Rovedo, Nivo
IPC分类号： H01L29/78 , H01L21/225 , H01L21/76
CPC分类号： H01L21/76224
摘要： A method for forming fully recessed (planar) isolation regions (22,24) on a semiconductor for the manufacture of CMOS integrated circuits, and the resulting semiconductor structure, comprising in a P doped silicon substrate (10) with mesas (22,24) formed therein, forming low viscosity sidewall spacers (30) of borosilicate glass in contact with the sidewalls of those mesas designated to have N-channel devices formed therein; then filling the trenches (11,12) in the substrate adjacent to the mesas with TEOS 32); and heating the structure until the boron in the sidewall spacers diffuses into the sidewalls of the designated mesas to form channel stops (40,42). These sidewall spacers reduce the occurrence of cracks in the TEOS by relieving internal mechanical stress therein and permit the formation of channel stops via diffusion, thereby permitting mesa walls to be substantially vertical.
摘要翻译：一种用于形成在半导体完全凹入（平面）的隔离区（22,24），用于CMOS的制造方法的集成电路，产生的半导体结构，在P掺杂硅衬底与台面，其包含（10）（22,24）形成于其中，形成与指定为具有N沟道器件形成于其中台面的那些侧壁接触的硼硅酸盐玻璃的低粘度侧壁间隔物（30）; 然后填充在邻近与TEOS 32）的台面的衬底沟槽（11,12）; 并加热该结构，直到在侧壁间隔件中的硼扩散进入指定台面以形成通道的侧壁停止（40,42）。这些侧壁间隔物通过在其中缓和内部机械应力减小TEOS裂纹的产生，并允许信道的形成通过扩散停止，由此允许台面的壁是基本垂直的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式