专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

EP0528688B1 Fail safe level shifter 失效
标题翻译：可靠的电平转换电路
公开(公告)号：EP0528688B1
公开(公告)日：1997-11-12
申请号：EP92307589.9
申请日：1992-08-19
申请人： Nippon Motorola Ltd.
发明人： Yamamura, Norihisa , Hibino, Kazunori , Hayakawa, Tatsuo
IPC分类号： H03K19/0185 , H03K19/003 , H03K3/356
CPC分类号： H03K3/356017 , H03K3/356113

2. 发明授权

EP0453070B1 Method of manufacturing an intelligent power semiconductor device 失效
标题翻译：一种用于制造智能功率半导体器件的方法
公开(公告)号：EP0453070B1
公开(公告)日：1997-06-11
申请号：EP91301443.7
申请日：1991-02-22
申请人： Nippon Motorola Ltd.
发明人： Ishiguro, Takeshi
IPC分类号： H01L27/088 , H01L21/82 , H01L27/06
CPC分类号： H01L27/088 , H01L21/761 , H01L21/823456

3. 发明授权

EP0370814B1 Offset cancel latching comparator 失效
标题翻译：取消零点偏移的锁定。
公开(公告)号：EP0370814B1
公开(公告)日：1995-02-01
申请号：EP89312182.2
申请日：1989-11-23
申请人： Nippon Motorola Ltd.
发明人： Kase, Kiyoshi
IPC分类号： H03K3/2885 , H03K3/356
CPC分类号： H03K3/356034

4. 发明授权

EP0306757B1 Error detection and correction circuit 失效
标题翻译：电路，其用于检错和纠错。
公开(公告)号：EP0306757B1
公开(公告)日：1994-09-28
申请号：EP88113598.2
申请日：1988-08-22
申请人： Nippon Motorola Ltd.
发明人： Kase, Kiyoshi
IPC分类号： H03K5/01 , G06K7/00
CPC分类号： H04L25/068 , G06K7/0008 , G06K7/0013 , G06K7/0086 , H03K5/1252

5. 发明公开

EP0476331A3 Flash A/D converter with test circuit 失效
标题翻译：闪存A / D转换器与测试电路
公开(公告)号：EP0476331A3
公开(公告)日：1993-06-23
申请号：EP91113954.1
申请日：1991-08-21
申请人： Nippon Motorola Ltd.
发明人： Kase, Kiyoshi , Sekiguchi, Hisashi, 253-40 Aza Nakamura-higashi
IPC分类号： H03M1/36 , H03M1/10
CPC分类号： H03M1/108 , H03M1/36
摘要： Apparatus and procedure for testing a flash analog-to-digital converter on a chip (80) including a first NOR gate (70) having a plurality of inputs, one each connected to each normal output (36) of the comparators (10) and a second NOR gate (72) having a plurality of inputs, one each connected to each inverted output (35) of the comparators (10). The output currents of the NOR gates (70, 72) are monitored to determine the states of the comparators (10) when various input voltages are supplied. All comparators (10) are tested for operation.

6. 发明公开

EP0481731A2 Circuit for detecting false read data from eprom 失效
标题翻译： Schaltung zur Erkennung falscher Lesedaten aus PROM。
公开(公告)号：EP0481731A2
公开(公告)日：1992-04-22
申请号：EP91309487.6
申请日：1991-10-15
申请人： Nippon Motorola Ltd.
发明人： Usami, Tadashi , Kosuge, Masahiro
IPC分类号： G11C29/00
CPC分类号： G11C29/50 , G11C16/04
摘要： First (30) and second (31) EPROM transistors are coupled in series to a power source (VDD), a third EPROM transistor (32) is connected in parallel with the series connection and a two input NAND gate (33) has a first input connected to the junction between the first (30) and second (31) EPROM transistors by an inverter (39) and a second input connected to the drain of the third transistor (32). The first (30) and third (32) transistors are programmed with the EPROM and the second transistor (31) is not. When a read signal is applied to the gates of all three transistors (30, 31, 32) a predetermined signal will be available at the output of the NAND gate (33) if the EPROM read condition is not faulty
摘要翻译：第一（30）和第二（31）EPROM晶体管串联耦合到电源（VDD），第三EPROM晶体管（32）与串联连接并联，并且两个输入NAND门（33）具有第一通过反相器（39）连接到第一（30）和第二（31）EPROM晶体管之间的接点的输入端和连接到第三晶体管（32）的漏极的第二输入端。第一（30）和第三（32）晶体管用EPROM编程，第二晶体管（31）不是。当读信号被施加到所有三个晶体管（30,31,32）的栅极时，如果EPROM读取条件没有故障，则预定信号将在NAND门（33）的输出端可用。

7. 发明公开

EP0476331A2 Flash A/D converter with test circuit 失效
标题翻译： Flash-A / D-Wandler mitPrüfschaltung。
公开(公告)号：EP0476331A2
公开(公告)日：1992-03-25
申请号：EP91113954.1
申请日：1991-08-21
申请人： Nippon Motorola Ltd.
发明人： Kase, Kiyoshi , Sekiguchi, Hisashi, 253-40 Aza Nakamura-higashi
IPC分类号： H03M1/36 , H03M1/10
CPC分类号： H03M1/108 , H03M1/36
摘要： Apparatus and procedure for testing a flash analog-to-digital converter on a chip (80) including a first NOR gate (70) having a plurality of inputs, one each connected to each normal output (36) of the comparators (10) and a second NOR gate (72) having a plurality of inputs, one each connected to each inverted output (35) of the comparators (10). The output currents of the NOR gates (70, 72) are monitored to determine the states of the comparators (10) when various input voltages are supplied. All comparators (10) are tested for operation.
摘要翻译：一种用于在芯片（80）上测试闪存模数转换器的装置和程序，包括具有多个输入的第一或非门（70），一个连接到比较器（10）的每个正常输出（36）和具有多个输入的第二或非门（72），一个连接到比较器（10）的每个反相输出（35）。当提供各种输入电压时，监视或非门（70,72）的输出电流，以确定比较器（10）的状态。所有比较器（10）都经过测试。

8. 发明公开

EP0465249A1 Voltage comparator with sample hold circuit 失效
标题翻译： Spannungsvergleichsschaltung mit Abtast-Halte-Schaltungsanordnung。
公开(公告)号：EP0465249A1
公开(公告)日：1992-01-08
申请号：EP91306079.4
申请日：1991-07-04
申请人： Nippon Motorola Ltd.
发明人： Nakatani, Yuuichi , Miyake, Hironori
IPC分类号： H03K5/24 , G11C27/02 , H03M1/36
CPC分类号： H03K5/249 , G11C27/024 , H03M1/365
摘要： A chopper type voltage comparator (40), as used in analog-to-digital converters (70, 80), includes an inverter (43) with an input node, an output and a switch (45) coupled between the output and the input node and a capacitor (44) coupling the input node to a comparator input node (50). A signal input terminal (48) and at least one reference voltage input terminal (49) are connected to the comparator input terminal (50) by alternately operated switches (46, 47). A sample hold circuit (65, 72, 81) is connected to the comparator input node (50) to overcome the effects of the switches (45, 46, 47) on the reference voltage.
摘要翻译：如在模数转换器（70,80）中使用的斩波型电压比较器（40）包括具有输入节点的反相器（43），耦合在输出端和输入端之间的输出端和开关（45）节点和将输入节点耦合到比较器输入节点（50）的电容器（44）。信号输入端子（48）和至少一个参考电压输入端子（49）通过交替操作的开关（46,47）连接到比较器输入端子（50）。采样保持电路（65,72,81）连接到比较器输入节点（50）以克服开关（45,46,47）对参考电压的影响。

9. 发明授权

EP0465249B1 Voltage comparator with sample hold circuit and its use in an analog-to-digital converter 失效
标题翻译：与采样和保持电路装置电压比较电路及其在模拟 - 数字转换器利用
公开(公告)号：EP0465249B1
公开(公告)日：1998-03-04
申请号：EP91306079.4
申请日：1991-07-04
申请人： Nippon Motorola Ltd.
发明人： Nakatani, Yuuichi , Miyake, Hironori
IPC分类号： H03K5/24 , G11C27/02 , H03M1/36
CPC分类号： H03K5/249 , G11C27/024 , H03M1/365

10. 发明公开

EP0469840A3 Transistor with predetermined emitter area and method of manufacturing 失效
标题翻译：具有预定发射极面积的晶体管及制造方法
公开(公告)号：EP0469840A3
公开(公告)日：1995-02-01
申请号：EP91306949.8
申请日：1991-07-29
申请人： Nippon Motorola Ltd.
发明人： Sakamoto, Hiroshi
IPC分类号： H01L21/82 , H01L21/76
CPC分类号： H01L29/66272 , H01L21/033 , H01L21/8249
摘要： A bipolar transistor (30) with an exact predetermined emitter electrode area (50) and a method of manufacturing the transistor on a C-MOS substrate (34) and during the C-MOS manufacturing process without additional process steps. The normal C-MOS gate oxide producing steps are used to form a masking layer (46) to define the emitter electrode area (50).
摘要翻译：具有精确的预定发射极电极面积（50）的双极晶体管（30）以及在C-MOS衬底（34）上以及在C-MOS制造工艺期间制造晶体管的方法，而无需额外的工艺步骤。使用常规的C-MOS栅极氧化物制造步骤来形成掩模层（46）以限定发射极电极区域（50）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式