专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011118351A1 SEMICONDUCTOR DEVICE 审中-公开
标题翻译：半导体器件
公开(公告)号：WO2011118351A1
公开(公告)日：2011-09-29
申请号：PCT/JP2011/054835
申请日：2011-02-24
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. , KOZUMA, Munehiro , KUROKAWA, Yoshiyuki
发明人： KOZUMA, Munehiro , KUROKAWA, Yoshiyuki
IPC分类号： G11C17/12 , G11C16/04 , H01L21/8246 , H01L21/8247 , H01L27/10 , H01L27/112 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC分类号： G11C17/12 , H01L27/1225 , H01L29/7869
摘要： An object is reduction in power consumption of a semiconductor device including a memory circuit. In the semiconductor device including a memory circuit, the memory circuit includes a memory cell including a semiconductor element and a memory cell that does not include a semiconductor element in a region defined by a word line and a bit line which intersect with each other. A transistor formed using an oxide semiconductor so as to have extremely low off-state current is used as the semiconductor element, so that the reading precision is improved and thus low voltage operation can be performed. The memory cells store data high or data low. The memory cell comprising a semiconductor element stores minor data of high and low, and the memory cell that does not comprise the semiconductor element stores major data of high and low.
摘要翻译：目的在于减少包括存储电路的半导体器件的功耗。在包括存储器电路的半导体器件中，存储电路包括存储单元，该存储单元包括半导体元件和存储单元，该半导体元件和存储单元在由彼此相交的字线和位线限定的区域中不包括半导体元件。使用以氧化物半导体形成为具有非常低的截止电流的晶体管作为半导体元件，从而提高读取精度，能够进行低电压工作。存储单元存储数据高或数据量低。包括半导体元件的存储单元存储高和低的次要数据，并且不包括半导体元件的存储单元存储高和低的主要数据。

2. 发明申请

WO2005015567A1 NICHTFLÜCHTIGES SPEICHERELEMENT MIT ERHÖHTER DATENSICHERHEIT 审中-公开
标题翻译：具有增强的安全非易失性存储元件
公开(公告)号：WO2005015567A1
公开(公告)日：2005-02-17
申请号：PCT/DE2004/001437
申请日：2004-07-05
申请人： INFINEON TECHNOLOGIES AG , ZETTLER, Thomas
发明人： ZETTLER, Thomas
IPC分类号： G11C17/12
CPC分类号： G11C17/16 , G11C17/12
摘要： Nichtflüchtiges Speicherelement zum Speichern mindestens eines Datums weist mindestens eine mit einem ersten Teildatum beschreibbaren und auslesbaren ersten Speicherzelle (103) mit einem in Abhängigkeit des ersten Teildatums elektrisch irreversibel veränderbares erstes Charakteristikum, mindestens eine mit einem zweiten Teildatum beschreibbaren und auslesbaren zweiten Speicherzelle (104) mit einem in Abhängigkeit des zweiten Teildatums elektrisch irreversibel veränderbares zweiten Charakteristikum aufweist und eine mit der ersten Speicherzelle (103) und der zweiten Speicherzelle (104) gekoppelten Lesevorrichtung (129, 201) auf. Das Speicherelement ist derart eingerichtet, dass das erste Teildatum und das zweite Teildatum jeweils in Abhängigkeit des Datums bestimmt sind. Die Lesevorrichtung (129, 201) ist derart eingerichtet, dass sie aus einem Vergleich des ersten Teildatums mit dem zweiten Teildatum das gespeicherte Datum ermittelt.
摘要翻译：用于存储至少一个数据项的非易失性存储元件具有至少一个与一个电不可逆地改变的第一部分日期可读写第一存储器单元（103）在根据所述第一部分日期第一特征，至少一个与第二部分日期可读写第二存储器单元（104）具有耦合到所述读出装置（129，201）响应于所述第二日期的第二部分的电不可逆地改变的，并且与所述第一存储器单元（103）和所述第二存储单元（104）的特性。存储器元件被配置为使得所述第一部分和第二部分日期日期分别在日期的依赖性决定的。的读取装置（129，201）被布置成使得其从与所述第二部分的日期的日期存储的数据的第一部分的一个比较确定。

3. 发明申请

WO01091130A1 SMALL-SIZE ROM 审中-公开
标题翻译：小尺寸ROM
公开(公告)号：WO01091130A1
公开(公告)日：2001-11-29
申请号：PCT/FR2001/001608
申请日：2001-05-23
IPC分类号： G11C7/06 , G11C17/12
CPC分类号： G11C7/067 , G11C17/123
摘要： The invention concerns a ROM circuit (40) comprising columns of storage cells, each column being connected to a bit site (BLi, BLi+1), wherein the columns are arranged in groups of two adjacent columns, each column of a group capable of being selectively activated relative to the other column of the group, thereby enabling the elimination of a connection to the ground of columns and the design of efficient reading amplifiers.
摘要翻译：本发明涉及包括一列存储单元的ROM电路（40），每列连接到位位（BLi，BLi + 1），其中列排列成两列相邻的列，每列能够相对于该组的另一列被选择性地激活，从而能够消除与列的接地连接以及有效读取放大器的设计。

4. 发明申请

WO01037344A1 SECURE ROM MEMORY CELL AND METHOD FOR PRODUCTION THEREOF 审中-公开
标题翻译：安全ROM存储器单元和方法及其
公开(公告)号：WO01037344A1
公开(公告)日：2001-05-25
申请号：PCT/DE2000/004046
申请日：2000-11-16
IPC分类号： G11C17/12 , H01L21/8246 , H01L27/02 , H01L27/112
CPC分类号： H01L23/573 , G11C17/12 , H01L27/02 , H01L27/112 , H01L2924/0002 , H01L2924/00
摘要： The invention relates to a secure ROM memory cell and a method for production thereof, which, in particular, prevents an optical penetration to read out the information in the memory cell. A programming element (P), containing the information to be stored, is preferably arranged between a first optical protection layer (M2) and a second optical protection layer (G) which prevent an optical reading of the programming element (P) from an upper side and a lower side of the semiconductor substrate (HS), either by absorption and/or reflection of light beams (L).
摘要翻译：本发明涉及一种安全性ROM存储器单元和用于其制备的方法，特别地，防止了光攻击用于从所述存储单元读出的信息。优选地，存在要被存储，其包括第一光学保护层（M2），并且包括从顶编程元件（P）的光学检测和半导体基板的底部的第二光学保护层（G）之间保持编程元件（P）的信息（HS）防止或者通过吸收和/或光线（L）的反射。

5. 发明申请

WO2022031443A1 SYSTEMS AND METHODS FOR PROVIDING A READ ONLY MEMORY CELL ARRAY 审中-公开
公开(公告)号：WO2022031443A1
公开(公告)日：2022-02-10
申请号：PCT/US2021/042674
申请日：2021-07-22
申请人： QUALCOMM INCORPORATED
发明人： SINGH, Paramjeet , DUGGAL, Bipin
IPC分类号： G11C17/12 , G11C17/123 , G11C17/126
摘要： A Read Only Memory (ROM) cell array includes: a first transistor coupled to a first word line; a second transistor coupled to a second word line; and a third transistor disposed between the first transistor and the second transistor, the third transistor having a first gate terminal permanently coupled to a power rail.

6. 发明申请

WO2015017253A3 MASK-PROGRAMMED READ ONLY MEMORY WITH ENHANCED SECURITY 审中-公开
公开(公告)号：WO2015017253A3
公开(公告)日：2015-02-05
申请号：PCT/US2014/048061
申请日：2014-07-24
申请人： QUALCOMM INCORPORATED
发明人： YOON, Sei Seung , JUNG, Chulmin , TERZIOGLU, Esin , MILLENDORF, Steven Mark
IPC分类号： G11C7/24 , G11C17/12
摘要： A mask-programmed read-only memory (MROM) has a plurality of column line pairs, each having a bit line and a complement bit line. The MROM includes a plurality of memory cells corresponding to a plurality of intersections between the column line pairs and a plurality of word lines. Each memory cell includes a high Vt transistor and a low Vt transistor.

7. 发明申请

WO2009022304A3 SECURE STORAGE OF A CODEWORD WITHIN AN INTEGRATED CIRCUIT 审中-公开
标题翻译：在集成电路中安全存储编码
公开(公告)号：WO2009022304A3
公开(公告)日：2009-04-09
申请号：PCT/IB2008053253
申请日：2008-08-13
申请人： NXP BV , PELGROM MARCEL , VERTREGT MAARTEN , TUINHOUT HANS PAUL
发明人： PELGROM MARCEL , VERTREGT MAARTEN , TUINHOUT HANS PAUL
IPC分类号： G11C17/12 , G06K19/073 , G11C7/20
CPC分类号： G11C7/24 , G11C11/41
摘要： The invention discloses an integrated circuit (10) for securely storing a codeword. The value of the codeword is dependent on the mobility (µA, µB, µC) of at least one transistor (TRA, TRB, TRC) of the integrated circuit. The invention further discloses a reader means (15), a method for determining the value of the codeword from the integrated circuit (10), and a method for altering the value of the codeword.
摘要翻译：本发明公开了一种用于安全地存储码字的集成电路（10）。码字的值取决于集成电路的至少一个晶体管（TRA，TRB，TRC）的迁移率（μA，μB，μC）。本发明还公开了一种读取器装置（15），一种用于从集成电路（10）确定码字的值的方法，以及用于改变码字值的方法。

8. 发明申请

WO03083429A8 A NOVEL HIGHLY-INTEGRATED FLASH MEMORY AND MASK ROM ARRAY ARCHITECTURE 审中-公开
标题翻译：一个新的高度集成的闪存和掩码的阵列架构
公开(公告)号：WO03083429A8
公开(公告)日：2003-11-13
申请号：PCT/US0305555
申请日：2003-02-24
申请人： APLUS FLASH TECHNOLOGY INC , LEE PETER W , HSU FU-CHANG
发明人： LEE PETER W , HSU FU-CHANG
IPC分类号： G11C11/00 , G11C16/04 , G11C17/12 , H01L21/8246 , H01L27/112 , H01L27/115
CPC分类号： H01L27/1126 , G11C11/005 , G11C16/0433 , G11C17/12 , H01L27/112 , H01L27/115
摘要： A memory cell device (Fig.4) is achieved. The memory cell device (M41) comprises a first transistor (M41a) having gate, drain, and source. A second transistor (M41b) has gate, drain, and source. The first transistor drain is coupled to an array bit line (41). The second transistor source is coupled to an array source line (43). The first transistor source is coupled to the second transistor drain. The first transistor (M41a) and the second transistor (M41b) comprise one Flash transistor and one mask ROM transistor. The programmed state of the mask ROM transistor can be read.
摘要翻译：实现了存储单元装置（图4）。存储单元器件（M41）包括具有栅极，漏极和源极的第一晶体管（M41a）。第二晶体管（M41b）具有栅极，漏极和源极。第一晶体管漏极耦合到阵列位线（41）。第二晶体管源耦合到阵列源极线（43）。第一晶体管源耦合到第二晶体管漏极。第一晶体管（M41a）和第二晶体管（M41b）包括一个闪存晶体管和一个掩模ROM晶体管。可以读取掩模ROM晶体管的编程状态。

9. 发明申请

WO98048427A1 EMBEDDED ROM WITH RAM VALID BITS FOR FETCHING ROM-CODE UPDATES FROM EXTERNAL MEMORY 审中-公开
标题翻译：嵌入式ROM与RAM有效位用于从外部存储器中切换ROM代码更新
公开(公告)号：WO98048427A1
公开(公告)日：1998-10-29
申请号：PCT/US1998/008199
申请日：1998-04-22
IPC分类号： G06F9/445 , G06F11/00 , G06F11/10 , G11C11/00 , G11C17/12 , G11C7/00 , G06F9/04 , G11C8/02 , G11C17/00
CPC分类号： G06F9/328 , G06F8/66 , G06F11/0763 , G06F11/1008 , G11C11/005 , G11C17/12
摘要： An embedded ROM has a column of static RAM cells (14) attached to the end of the row lines. When a row of ROM cells (12) is activated by the row line, a RAM cell (14) is also activated by the row line. The RAM cell indicates if the data in the selected row's ROM cells is valid. When the RAM cell indicates that the ROM data is not valid, external memory (20) is read to obtain a patched instruction and the ROM data is ignored. The ROM's base address is translated to a base address in external memory of patch code. The ROM's offset address is used as the offset into the patch-code region of the external memory. Thus address translation is minimal as the offset is not translated.
摘要翻译：嵌入式ROM具有附加到行行末端的一列静态RAM单元（14）。当一列ROM单元（12）被行线激活时，RAM单元（14）也被行线激活。 RAM单元指示所选行的ROM单元中的数据是否有效。当RAM单元指示ROM数据无效时，读取外部存储器（20）以获得修补指令，并忽略ROM数据。 ROM的基地址被翻译为补丁代码的外部存储器中的基地址。 ROM的偏移地址用作外部存储器的补丁码区域的偏移量。因此，地址转换是最小的，因为偏移量未被翻译。

10. 发明申请

WO1994001868A1 SEMICONDUCTOR MEMORY AND METHOD FOR READING DATA FROM SEMICONDUCTOR MEMORY 审中-公开
标题翻译：半导体存储器和从半导体存储器读取数据的方法
公开(公告)号：WO1994001868A1
公开(公告)日：1994-01-20
申请号：PCT/JP1993000928
申请日：1993-07-06
申请人： OKI ELECTRIC INDUSTRY CO., LTD. , SHIN, Yasuhiro , KODAMA, Hidetaka
发明人： OKI ELECTRIC INDUSTRY CO., LTD.
IPC分类号： G11C17/12
CPC分类号： G11C8/08 , G11C7/12 , G11C17/12
摘要： A plurality of memory locations which hold data are selected by word lines and bit lines, and then the data is read out through these bit lines. The method comprises the steps of precharging word lines by activating a first precharge signal; precharging bit lines by activating a second precharge signal after a given time has passed since the activation of the first precharge signal; selecting a given memory location according to the address signal; and reading through the bit line the data held in the memory location by inactivating the first and second precharge signals.
摘要翻译：通过字线和位线选择保存数据的多个存储器位置，然后通过这些位线读出数据。该方法包括以下步骤：通过激活第一预充电信号来预充电字线; 在从第一预充电信号的激活开始经过给定时间之后，通过激活第二预充电信号来预充电位线; 根据地址信号选择给定的存储位置; 以及通过使第一和第二预充电信号失活来读取保持在存储器位置中的数据的位线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式